Gitiles
Code Review Sign In
review.coreboot.org / coreboot / e5ef197726fb4ebf106cfb11565361ee8d576373 / . / src / soc / intel / common / block / pcie / pcie.c
blob: f36366a754c3e57118b69ae2537138180a95b6b3 [file] [log] [blame]
Angel Pons0612b272020-04-05 15:46:56 +0200[diff] [blame]1/* SPDX-License-Identifier: GPL-2.0-only */
Aamir Bohra2d689f92017-05-11 20:27:27 +0530[diff] [blame]2
3#include <console/console.h>
4#include <device/pci.h>
5#include <device/pciexp.h>
6#include <device/pci_def.h>
7#include <device/pci_ids.h>
Patrick Rudolphe56189c2018-04-18 10:11:59 +0200[diff] [blame]8#include <device/pci_ops.h>
Aamir Bohra2d689f92017-05-11 20:27:27 +0530[diff] [blame]9
10#define CACHE_LINE_SIZE 0x10
Aamir Bohra2d689f92017-05-11 20:27:27 +0530[diff] [blame]11
12static void pch_pcie_init(struct device *dev)
13{
14 u16 reg16;
15
16 printk(BIOS_DEBUG, "Initializing PCH PCIe bridge.\n");
17
18 /* Enable SERR */
19 pci_or_config32(dev, PCI_COMMAND, PCI_COMMAND_SERR);
20
21 /* Enable Bus Master */
22 pci_or_config32(dev, PCI_COMMAND, PCI_COMMAND_MASTER);
23
24 /* Set Cache Line Size to 0x10 */
25 pci_write_config8(dev, PCI_CACHE_LINE_SIZE, CACHE_LINE_SIZE);
26
27 /* disable parity error response, enable ISA */
Kyösti Mälkkidf128a52019-09-21 18:35:37 +0300[diff] [blame]28 pci_update_config16(dev, PCI_BRIDGE_CONTROL,
29 ~PCI_BRIDGE_CTL_PARITY, PCI_BRIDGE_CTL_NO_ISA);
Aamir Bohra2d689f92017-05-11 20:27:27 +0530[diff] [blame]30
Julius Wernercd49cce2019-03-05 16:53:33 -0800[diff] [blame]31 if (CONFIG(PCIE_DEBUG_INFO)) {
Aamir Bohra2d689f92017-05-11 20:27:27 +0530[diff] [blame]32 printk(BIOS_SPEW, " MBL = 0x%08x\n",
33 pci_read_config32(dev, PCI_MEMORY_BASE));
34 printk(BIOS_SPEW, " PMBL = 0x%08x\n",
35 pci_read_config32(dev, PCI_PREF_MEMORY_BASE));
36 printk(BIOS_SPEW, " PMBU32 = 0x%08x\n",
37 pci_read_config32(dev, PCI_PREF_BASE_UPPER32));
38 printk(BIOS_SPEW, " PMLU32 = 0x%08x\n",
39 pci_read_config32(dev, PCI_PREF_LIMIT_UPPER32));
40 }
41
42 /* Clear errors in status registers */
43 reg16 = pci_read_config16(dev, PCI_STATUS);
44 pci_write_config16(dev, PCI_STATUS, reg16);
45 reg16 = pci_read_config16(dev, PCI_SEC_STATUS);
46 pci_write_config16(dev, PCI_SEC_STATUS, reg16);
47}
48
Elyes HAOUAS4a131262018-09-16 17:35:48 +0200[diff] [blame]49static void pcie_set_L1_ss_max_latency(struct device *dev, unsigned int offset)
Aamir Bohra2d689f92017-05-11 20:27:27 +0530[diff] [blame]50{
51 /* Set max snoop and non-snoop latency for the SOC */
52 pci_write_config32(dev, offset,
Subrata Baniked6996f2019-03-25 21:49:39 +0530[diff] [blame]53 PCIE_LTR_MAX_NO_SNOOP_LATENCY_3146US << 16 |
54 PCIE_LTR_MAX_SNOOP_LATENCY_3146US);
Aamir Bohra2d689f92017-05-11 20:27:27 +0530[diff] [blame]55}
56
57static struct pci_operations pcie_ops = {
58 .set_L1_ss_latency = pcie_set_L1_ss_max_latency,
Subrata Banik15ccbf02019-03-20 15:09:44 +0530[diff] [blame]59 .set_subsystem = pci_dev_set_subsystem,
Aamir Bohra2d689f92017-05-11 20:27:27 +0530[diff] [blame]60};
61
62static struct device_operations device_ops = {
63 .read_resources = pci_bus_read_resources,
64 .set_resources = pci_dev_set_resources,
65 .enable_resources = pci_bus_enable_resources,
66 .init = pch_pcie_init,
67 .scan_bus = pciexp_scan_bridge,
68 .ops_pci = &pcie_ops,
69};
70
71static const unsigned short pcie_device_ids[] = {
72 PCI_DEVICE_ID_INTEL_SPT_LP_PCIE_RP1,
73 PCI_DEVICE_ID_INTEL_SPT_LP_PCIE_RP2,
74 PCI_DEVICE_ID_INTEL_SPT_LP_PCIE_RP3,
75 PCI_DEVICE_ID_INTEL_SPT_LP_PCIE_RP4,
76 PCI_DEVICE_ID_INTEL_SPT_LP_PCIE_RP5,
77 PCI_DEVICE_ID_INTEL_SPT_LP_PCIE_RP6,
78 PCI_DEVICE_ID_INTEL_SPT_LP_PCIE_RP7,
79 PCI_DEVICE_ID_INTEL_SPT_LP_PCIE_RP8,
80 PCI_DEVICE_ID_INTEL_SPT_LP_PCIE_RP9,
81 PCI_DEVICE_ID_INTEL_SPT_LP_PCIE_RP10,
82 PCI_DEVICE_ID_INTEL_SPT_LP_PCIE_RP11,
83 PCI_DEVICE_ID_INTEL_SPT_LP_PCIE_RP12,
84 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP1,
85 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP2,
86 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP3,
87 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP4,
88 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP5,
89 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP6,
90 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP7,
91 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP8,
92 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP9,
93 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP10,
94 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP11,
95 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP12,
96 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP13,
97 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP14,
98 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP15,
99 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP16,
100 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP17,
101 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP18,
102 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP19,
103 PCI_DEVICE_ID_INTEL_SPT_H_PCIE_RP20,
Maxim Polyakov571d07d2019-08-22 13:11:32 +0300[diff] [blame]104 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP1,
105 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP2,
106 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP3,
107 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP4,
108 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP5,
109 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP6,
110 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP7,
111 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP8,
112 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP9,
113 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP10,
114 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP11,
115 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP12,
116 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP13,
117 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP14,
118 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP15,
119 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP16,
120 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP17,
121 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP18,
122 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP19,
123 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP20,
124 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP1_SUPER,
125 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP2_SUPER,
126 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP3_SUPER,
127 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP4_SUPER,
128 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP5_SUPER,
129 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP6_SUPER,
130 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP7_SUPER,
131 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP8_SUPER,
132 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP9_SUPER,
133 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP10_SUPER,
134 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP11_SUPER,
135 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP12_SUPER,
136 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP13_SUPER,
137 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP14_SUPER,
138 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP15_SUPER,
139 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP16_SUPER,
140 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP17_SUPER,
141 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP18_SUPER,
142 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP19_SUPER,
143 PCI_DEVICE_ID_INTEL_LWB_PCIE_RP20_SUPER,
Aamir Bohra2d689f92017-05-11 20:27:27 +0530[diff] [blame]144 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP1,
145 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP2,
146 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP3,
147 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP4,
148 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP5,
149 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP6,
150 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP7,
151 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP8,
152 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP9,
153 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP10,
154 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP11,
155 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP12,
156 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP13,
157 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP14,
158 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP15,
159 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP16,
160 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP17,
161 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP18,
162 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP19,
163 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP20,
164 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP21,
165 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP22,
166 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP23,
167 PCI_DEVICE_ID_INTEL_KBP_H_PCIE_RP24,
Lijian Zhaobbedef92017-07-29 16:38:38 -0700[diff] [blame]168 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP1,
169 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP2,
170 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP3,
171 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP4,
172 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP5,
173 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP6,
174 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP7,
175 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP8,
176 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP9,
177 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP10,
178 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP11,
179 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP12,
180 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP13,
181 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP14,
182 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP15,
183 PCI_DEVICE_ID_INTEL_CNL_LP_PCIE_RP16,
praveen hodagatta praneshe26c4a42018-09-20 03:49:45 +0800[diff] [blame]184 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP1,
185 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP2,
186 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP3,
187 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP4,
188 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP5,
189 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP6,
190 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP7,
191 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP8,
192 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP9,
193 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP10,
194 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP11,
195 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP12,
196 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP13,
197 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP14,
198 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP15,
199 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP16,
200 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP17,
201 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP18,
202 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP19,
203 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP20,
204 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP21,
205 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP22,
206 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP23,
207 PCI_DEVICE_ID_INTEL_CNP_H_PCIE_RP24,
Aamir Bohra9eac0392018-06-30 12:07:04 +0530[diff] [blame]208 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP1,
209 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP2,
210 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP3,
211 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP4,
212 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP5,
213 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP6,
214 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP7,
215 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP8,
216 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP9,
217 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP10,
218 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP11,
219 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP12,
220 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP13,
221 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP14,
222 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP15,
223 PCI_DEVICE_ID_INTEL_ICP_LP_PCIE_RP16,
Ronak Kanabarda7ffb482019-02-05 01:51:13 +0530[diff] [blame]224 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP1,
225 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP2,
226 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP3,
227 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP4,
228 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP5,
229 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP6,
230 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP7,
231 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP8,
232 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP9,
233 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP10,
234 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP11,
235 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP12,
236 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP13,
237 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP14,
238 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP15,
239 PCI_DEVICE_ID_INTEL_CMP_LP_PCIE_RP16,
Gaggery Tsai12a651c2019-12-05 11:23:20 -0800[diff] [blame]240 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP1,
241 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP2,
242 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP3,
243 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP4,
244 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP5,
245 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP6,
246 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP7,
247 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP8,
248 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP9,
249 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP10,
250 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP11,
251 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP12,
252 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP13,
253 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP14,
254 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP15,
255 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP16,
256 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP17,
257 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP18,
258 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP19,
259 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP20,
260 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP21,
261 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP22,
262 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP23,
263 PCI_DEVICE_ID_INTEL_CMP_H_PCIE_RP24,
Ravi Sarawadi6b5bf402019-10-21 22:25:04 -0700[diff] [blame]264 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP1,
265 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP2,
266 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP3,
267 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP4,
268 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP5,
269 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP6,
270 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP7,
271 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP8,
272 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP9,
273 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP10,
274 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP11,
275 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP12,
276 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP13,
277 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP14,
278 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP15,
279 PCI_DEVICE_ID_INTEL_TGP_LP_PCIE_RP16,
Tan, Lean Sheng26136092020-01-20 19:13:56 -0800[diff] [blame]280 PCI_DEVICE_ID_INTEL_MCC_PCIE_RP1,
281 PCI_DEVICE_ID_INTEL_MCC_PCIE_RP2,
282 PCI_DEVICE_ID_INTEL_MCC_PCIE_RP3,
283 PCI_DEVICE_ID_INTEL_MCC_PCIE_RP4,
284 PCI_DEVICE_ID_INTEL_MCC_PCIE_RP5,
285 PCI_DEVICE_ID_INTEL_MCC_PCIE_RP6,
286 PCI_DEVICE_ID_INTEL_MCC_PCIE_RP7,
Meera Ravindranath3f4af0d2020-02-12 16:01:22 +0530[diff] [blame]287 PCI_DEVICE_ID_INTEL_JSP_PCIE_RP1,
288 PCI_DEVICE_ID_INTEL_JSP_PCIE_RP2,
289 PCI_DEVICE_ID_INTEL_JSP_PCIE_RP3,
290 PCI_DEVICE_ID_INTEL_JSP_PCIE_RP4,
291 PCI_DEVICE_ID_INTEL_JSP_PCIE_RP5,
292 PCI_DEVICE_ID_INTEL_JSP_PCIE_RP6,
293 PCI_DEVICE_ID_INTEL_JSP_PCIE_RP7,
294 PCI_DEVICE_ID_INTEL_JSP_PCIE_RP8,
Aamir Bohra2d689f92017-05-11 20:27:27 +0530[diff] [blame]295 0
296};
297
298static const struct pci_driver pch_pcie __pci_driver = {
299 .ops = &device_ops,
300 .vendor = PCI_VENDOR_ID_INTEL,
301 .devices = pcie_device_ids,
302};