Nicholas Chin | d5b0aea | 2023-10-24 18:30:51 -0600 | [diff] [blame^] | 1 | /* SPDX-License-Identifier: GPL-2.0-only */ |
| 2 | |
Kacper Stojek | fb9110b | 2022-08-17 10:28:20 +0200 | [diff] [blame] | 3 | #ifndef GPIO_NAMES_ALDERLAKE_P |
| 4 | #define GPIO_NAMES_ALDERLAKE_P |
| 5 | |
| 6 | #include "gpio_groups.h" |
| 7 | |
| 8 | /* ----------------------------- Alder Lake P ----------------------------- */ |
| 9 | |
| 10 | const char *const alderlake_pch_p_group_a_names[] = { |
| 11 | "GPP_A0", "ESPI_IO0", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A0", |
| 12 | "GPP_A1", "ESPI_IO1", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A1", |
| 13 | "GPP_A2", "ESPI_IO2", "SUSWARN# / SUSPWRDNACK", "n/a", "n/a", "n/a", "USB_C_GPP_A2", |
| 14 | "GPP_A3", "ESPI_IO3", "SUSACK#", "n/a", "n/a", "n/a", "USB_C_GPP_A3", |
| 15 | "GPP_A4", "ESPI_CS0#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A4", |
| 16 | "GPP_A5", "ESPI_ALERT0#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A5", |
| 17 | "GPP_A6", "ESPI_ALERT1#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A6", |
| 18 | "GPP_A7", "SRCCLK_OE7#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A7", |
| 19 | "GPP_A8", "SRCCLKREQ7#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A8", |
| 20 | "GPP_A9", "ESPI_CLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A9", |
| 21 | "GPP_A10", "ESPI_RESET#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A10", |
| 22 | "GPP_A11", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A11", |
| 23 | "GPP_A12", "SATAXPCIE1", "SATAGP1", "n/a", "SRCCLKREQ9B#", "n/a", "USB_C_GPP_A12", |
| 24 | "GPP_A13", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A13", |
| 25 | "GPP_A14", "USB_OC1#", "DDSP_HPD3", "n/a", "DISP_MISC3", "n/a", "USB_C_GPP_A14", |
| 26 | "GPP_A15", "USB_OC2#", "DDSP_HPD4", "n/a", "DISP_MISC4", "n/a", "USB_C_GPP_A15", |
| 27 | "GPP_A16", "USB_OC3#", "n/a", "n/a", "ISH_GP5", "n/a", "USB_C_GPP_A16", |
| 28 | "GPP_A17", "n/a", "n/a", "n/a", "DISP_MISCC", "n/a", "USB_C_GPP_A17", |
| 29 | "GPP_A18", "DDSP_HPDB", "n/a", "n/a", "DISP_MISCB", "n/a", "USB_C_GPP_A18", |
| 30 | "GPP_A19", "DDSP_HPD1", "n/a", "n/a", "DISP_MISC1", "n/a", "USB_C_GPP_A19", |
| 31 | "GPP_A20", "DDSP_HPD2", "n/a", "n/a", "DISP_MISC2", "n/a", "USB_C_GPP_A20", |
| 32 | "GPP_A21", "DDPC_CTRLCLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A21", |
| 33 | "GPP_A22", "DDPC_CTRLDATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A22", |
| 34 | "GPP_A23", "ESPI_CS1#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A23", |
| 35 | "GPP_ESPI_CLK_LOOPBK", "GPP_ESPI_CLK_LOOPBK", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 36 | }; |
| 37 | |
| 38 | const struct gpio_group alderlake_pch_p_group_a = { |
| 39 | .display = "------- GPIO Group GPP_A -------", |
| 40 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_a_names) / 7, |
| 41 | .func_count = 7, |
| 42 | .pad_names = alderlake_pch_p_group_a_names, |
| 43 | }; |
| 44 | |
| 45 | const char *const alderlake_pch_p_group_b_names[] = { |
| 46 | "GPP_B0", "CORE_VID0", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B0", |
| 47 | "GPP_B1", "CORE_VID1", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B1", |
| 48 | "GPP_B2", "VRALERT#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B2", |
| 49 | "GPP_B3", "PROC_GP2", "n/a", "n/a", "ISH_GP4B", "n/a", "USB_C_GPP_B3", |
| 50 | "GPP_B4", "PROC_GP3", "n/a", "n/a", "ISH_GP5B", "n/a", "USB_C_GPP_B4", |
| 51 | "GPP_B5", "ISH_I2C0_SDA", "I2C2_SDA", "n/a", "n/a", "n/a", "USB_C_GPP_B5", |
| 52 | "GPP_B6", "ISH_I2C0_SCL", "I2C2_SCL", "n/a", "n/a", "n/a", "USB_C_GPP_B6", |
| 53 | "GPP_B7", "ISH_I2C1_SDA", "I2C3_SDA", "n/a", "n/a", "n/a", "USB_C_GPP_B7", |
| 54 | "GPP_B8", "ISH_I2C1_SCL", "I2C3_SCL", "n/a", "n/a", "n/a", "USB_C_GPP_B8", |
| 55 | "GPP_B9", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 56 | "GPP_B10", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 57 | "GPP_B11", "PMCALERT#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B11", |
| 58 | "GPP_B12", "SLP_S0#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B12", |
| 59 | "GPP_B13", "PLTRST#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B13", |
| 60 | "GPP_B14", "SPKR", "TIME_SYNC1", "n/a", "SATA_LED#", "ISH_GP6", "USB_C_GPP_B14", |
| 61 | "GPP_B15", "n/a", "TIME_SYNC0", "n/a", "n/a", "ISH_GP7", "USB_C_GPP_B15", |
| 62 | "GPP_B16", "n/a", "I2C5_SDA", "n/a", "ISH_I2C2_SDA", "n/a", "USB_C_GPP_B16", |
| 63 | "GPP_B17", "n/a", "I2C5_SCL", "n/a", "ISH_I2C2_SCL", "n/a", "USB_C_GPP_B17", |
| 64 | "GPP_B18", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B18", |
| 65 | "GPP_B19", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 66 | "GPP_B20", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 67 | "GPP_B21", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 68 | "GPP_B22", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 69 | "GPP_B23", "SML1ALERT#", "PCHHOT#", "n/a", "n/a", "n/a", "USB_C_GPP_B23", |
| 70 | "GPP_B24", "GSPI0_CLK_LOOPBK", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 71 | "GPP_B25", "GSPI1_CLK_LOOPBK", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 72 | }; |
| 73 | |
| 74 | const struct gpio_group alderlake_pch_p_group_b = { |
| 75 | .display = "------- GPIO Group GPP_B -------", |
| 76 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_b_names) / 7, |
| 77 | .func_count = 7, |
| 78 | .pad_names = alderlake_pch_p_group_b_names, |
| 79 | }; |
| 80 | |
| 81 | const char *const alderlake_pch_p_group_c_names[] = { |
| 82 | "GPP_C0", "SMBCLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C0", |
| 83 | "GPP_C1", "SMBDATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C1", |
| 84 | "GPP_C2", "SMBALERT#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C2", |
| 85 | "GPP_C3", "SML0CLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C3", |
| 86 | "GPP_C4", "SML0DATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C4", |
| 87 | "GPP_C5", "SML0ALERT#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C5", |
| 88 | "GPP_C6", "SML1CLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C6", |
| 89 | "GPP_C7", "SML1DATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C7", |
| 90 | "GPP_C8", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 91 | "GPP_C9", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 92 | "GPP_C10", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 93 | "GPP_C11", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 94 | "GPP_C12", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 95 | "GPP_C13", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 96 | "GPP_C14", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 97 | "GPP_C15", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 98 | "GPP_C16", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 99 | "GPP_C17", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 100 | "GPP_C18", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 101 | "GPP_C19", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 102 | "GPP_C20", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 103 | "GPP_C21", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 104 | "GPP_C22", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 105 | "GPP_C23", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 106 | }; |
| 107 | |
| 108 | const struct gpio_group alderlake_pch_p_group_c = { |
| 109 | .display = "------- GPIO Group GPP_C -------", |
| 110 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_c_names) / 7, |
| 111 | .func_count = 7, |
| 112 | .pad_names = alderlake_pch_p_group_c_names, |
| 113 | }; |
| 114 | |
| 115 | const char *const alderlake_pch_p_group_d_names[] = { |
| 116 | "GPP_D0", "ISH_GP0", "BK0", "n/a", "n/a", "SBK0", "USB_C_GPP_D0", "n/a", |
| 117 | "GPP_D1", "ISH_GP1", "BK1", "n/a", "n/a", "SBK1", "USB_C_GPP_D1", "n/a", |
| 118 | "GPP_D2", "ISH_GP2", "BK2", "n/a", "n/a", "SBK2", "USB_C_GPP_D2", "n/a", |
| 119 | "GPP_D3", "ISH_GP3", "BK3", "n/a", "n/a", "SBK3", "USB_C_GPP_D3", "n/a", |
| 120 | "GPP_D4", "IMGCLKOUT0", "BK4", "n/a", "n/a", "SBK4", "USB_C_GPP_D4", "n/a", |
| 121 | "GPP_D5", "SRCCLKREQ0#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D5", "n/a", |
| 122 | "GPP_D6", "SRCCLKREQ1#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D6", "n/a", |
| 123 | "GPP_D7", "SRCCLKREQ2#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D7", "n/a", |
| 124 | "GPP_D8", "SRCCLKREQ3#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D8", "n/a", |
| 125 | "GPP_D9", "ISH_SPI_CS#", "DDP3_CTRLCLK", "n/a", "TBT_LSX2_TXD", "BSSB_LS2_RX", "USB_C_GPP_D9", "GSPI2_CS0#", |
| 126 | "GPP_D10", "ISH_SPI_CLK", "DDP3_CTRLDATA", "n/a", "TBT_LSX2_RXD", "BSSB_LS2_TX", "USB_C_GPP_D10", "GSPI2_CLK", |
| 127 | "GPP_D11", "ISH_SPI_MISO", "DDP4_CTRLCLK", "n/a", "TBT_LSX3_TXD", "BSSB_LS3_RX", "USB_C_GPP_D11", "GSPI2_MISO", |
| 128 | "GPP_D12", "ISH_SPI_MOSI", "DDP4_CTRLDATA", "n/a", "TBT_LSX3_RXD", "BSSB_LS3_TX", "USB_C_GPP_D12", "GSPI2_MOSI", |
| 129 | "GPP_D13", "ISH_UART0_RXD", "n/a", "I2C6_SDA", "n/a", "n/a", "USB_C_GPP_D13", "n/a", |
| 130 | "GPP_D14", "ISH_UART0_TXD", "n/a", "I2C6_SCL", "n/a", "n/a", "USB_C_GPP_D14", "n/a", |
| 131 | "GPP_D15", "ISH_UART0_RTS#", "n/a", "n/a", "I2C7B_SDA", "n/a", "USB_C_GPP_D15", "n/a", |
| 132 | "GPP_D16", "ISH_UART0_CTS#", "n/a", "n/a", "I2C7B_SCL", "n/a", "USB_C_GPP_D16", "n/a", |
| 133 | "GPP_D17", "UART1_RXD", "ISH_UART1_RXD", "n/a", "n/a", "n/a", "USB_C_GPP_D17", "n/a", |
| 134 | "GPP_D18", "UART1_TXD", "ISH_UART1_TXD", "n/a", "n/a", "n/a", "USB_C_GPP_D18", "n/a", |
| 135 | "GPP_D19", "I2S_MCLK1_OUT", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D19", "n/a", |
| 136 | "GPP_GSPI2_CLK_LOOPBK", "GPP_GSPI2_CLK_LOOPBK", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 137 | }; |
| 138 | |
| 139 | const struct gpio_group alderlake_pch_p_group_d = { |
| 140 | .display = "------- GPIO Group GPP_D -------", |
| 141 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_d_names) / 8, |
| 142 | .func_count = 8, |
| 143 | .pad_names = alderlake_pch_p_group_d_names, |
| 144 | }; |
| 145 | |
| 146 | const char *const alderlake_pch_p_group_e_names[] = { |
| 147 | "GPP_E0", "SATAXPCIE0", "SATAGP0", "n/a", "n/a", "n/a", "USB_C_GPP_E0", "SRCCLKREQ9#", |
| 148 | "GPP_E1", "n/a", "THC0_SPI1_IO2", "n/a", "n/a", "n/a", "USB_C_GPP_E1", "n/a", |
| 149 | "GPP_E2", "n/a", "THC0_SPI1_IO3", "n/a", "n/a", "n/a", "USB_C_GPP_E2", "n/a", |
| 150 | "GPP_E3", "PROC_GP0", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E3", "n/a", |
| 151 | "GPP_E4", "DEVSLP0", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E4", "SRCCLK_OE9#", |
| 152 | "GPP_E5", "DEVSLP1", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E5", "SRCCLK_OE6#", |
| 153 | "GPP_E6", "n/a", "THC0_SPI1_RST#", "n/a", "n/a", "n/a", "USB_C_GPP_E6", "n/a", |
| 154 | "GPP_E7", "PROC_GP1", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E7", "n/a", |
| 155 | "GPP_E8", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E8", "n/a", |
| 156 | "GPP_E9", "USB_OC0#", "ISH_GP4", "n/a", "n/a", "n/a", "USB_C_GPP_E9", "n/a", |
| 157 | "GPP_E10", "n/a", "THC0_SPI1_CS#", "n/a", "n/a", "n/a", "USB_C_GPP_E10", "GSPI0_CS0#", |
| 158 | "GPP_E11", "n/a", "THC0_SPI1_CLK", "n/a", "n/a", "n/a", "USB_C_GPP_E11", "GSPI0_CLK", |
| 159 | "GPP_E12", "n/a", "THC0_SPI1_IO1", "n/a", "n/a", "I2C0A_SDA", "USB_C_GPP_E12", "GSPI0_MISO", |
| 160 | "GPP_E13", "n/a", "THC0_SPI1_IO0", "n/a", "n/a", "I2C0A_SCL", "USB_C_GPP_E13", "GSPI0_MOSI", |
| 161 | "GPP_E14", "DDSP_HPDA", "DISP_MISC_A", "n/a", "n/a", "n/a", "USB_C_GPP_E14", "n/a", |
| 162 | "GPP_E15", "n/a", "Reserved", "n/a", "n/a", "n/a", "USB_C_GPP_E15", "SRCCLK_OE8#", |
| 163 | "GPP_E16", "n/a", "Reserved", "n/a", "n/a", "n/a", "USB_C_GPP_E16", "SRCCLKREQ8#", |
| 164 | "GPP_E17", "n/a", "THC0_SPI1_INT#", "n/a", "n/a", "n/a", "USB_C_GPP_E17", "n/a", |
| 165 | "GPP_E18", "DDP1_CTRLCLK", "n/a", "n/a", "TBT_LSX0_TXD", "BSSB_LS0_RX", "USB_C_GPP_E18", "n/a", |
| 166 | "GPP_E19", "DDP1_CTRLDATA", "n/a", "n/a", "TBT_LSX0_RXD", "BSSB_LS0_TX", "USB_C_GPP_E19", "n/a", |
| 167 | "GPP_E20", "DDP2_CTRLCLK", "n/a", "n/a", "TBT_LSX1_TXD", "BSSB_LS1_RX", "USB_C_GPP_E20", "n/a", |
| 168 | "GPP_E21", "DDP2_CTRLDATA", "n/a", "n/a", "TBT_LSX1_RXD", "BSSB_LS1_TX", "USB_C_GPP_E21", "n/a", |
| 169 | "GPP_E22", "DDPA_CTRLCLK", "DNX_FORCE_RELOAD", "n/a", "n/a", "n/a", "USB_C_GPP_E22", "n/a", |
| 170 | "GPP_E23", "DDPA_CTRLDATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E23", "n/a", |
| 171 | "GPP_E_CLK_LOOPBK", "GPP_E_CLK_LOOPBK", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 172 | }; |
| 173 | |
| 174 | const struct gpio_group alderlake_pch_p_group_e = { |
| 175 | .display = "------- GPIO Group GPP_E -------", |
| 176 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_e_names) / 8, |
| 177 | .func_count = 8, |
| 178 | .pad_names = alderlake_pch_p_group_e_names, |
| 179 | }; |
| 180 | |
| 181 | const char *const alderlake_pch_p_group_f_names[] = { |
| 182 | "GPP_F0", "CNV_BRI_DT", "UART2_RTS#", "n/a", "n/a", "n/a", "USB_C_GPP_F0", |
| 183 | "GPP_F1", "CNV_BRI_RSP", "UART2_RXD", "n/a", "n/a", "n/a", "USB_C_GPP_F1", |
| 184 | "GPP_F2", "CNV_RGI_DT", "UART2_TXD", "n/a", "n/a", "n/a", "USB_C_GPP_F2", |
| 185 | "GPP_F3", "CNV_RGI_RSP", "UART2_CTS#", "n/a", "n/a", "n/a", "USB_C_GPP_F3", |
| 186 | "GPP_F4", "CNV_RF_RESET#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F4", |
| 187 | "GPP_F5", "n/a", "MODEM_CLKREQ", "CRF_XTAL_CLKREQ", "n/a", "n/a", "USB_C_GPP_F5", |
| 188 | "GPP_F6", "CNV_PA_BLANKING", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F6", |
| 189 | "GPP_F7", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F7", |
| 190 | "GPP_F8", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 191 | "GPP_F9", "BOOTMPC", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F9", |
| 192 | "GPP_F10", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F10", |
| 193 | "GPP_F11", "n/a", "n/a", "THC1_SPI2_CLK", "GSPI1_CLK", "n/a", "USB_C_GPP_F11", |
| 194 | "GPP_F12", "GSXDOUT", "n/a", "THC1_SPI2_IO0", "GSPI1_MOSI", "I2C1A_SCL", "USB_C_GPP_F12", |
| 195 | "GPP_F13", "GSXSLOAD" , "n/a", "THC1_SPI2_IO1", "GSPI1_MISO", "I2C1A_SDA", "USB_C_GPP_F13", |
| 196 | "GPP_F14", "GSXDIN", "n/a", "THC1_SPI2_IO2", "n/a", "n/a", "USB_C_GPP_F14", |
| 197 | "GPP_F15", "GSXSRESET#", "n/a", "THC1_SPI2_IO3", "n/a", "n/a", "USB_C_GPP_F15", |
| 198 | "GPP_F16", "GSXCLK", "n/a", "THC1_SPI2_CS#", "GSPI_CS0#", "n/a", "USB_C_GPP_F16", |
| 199 | "GPP_F17", "n/a", "n/a", "THC1_SPI2_RST#", "n/a", "n/a", "USB_C_GPP_F17", |
| 200 | "GPP_F18", "n/a", "n/a", "THC1_SPI2_INT#", "n/a", "n/a", "USB_C_GPP_F18", |
| 201 | "GPP_F19", "SRCCLKREQ6#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F19", |
| 202 | "GPP_F20", "Reserved", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F20", |
| 203 | "GPP_F21", "Reserved", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F21", |
| 204 | "GPP_F22", "VNN_CTRL", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F22", |
| 205 | "GPP_F23", "V1P05_CTRL", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F23", |
| 206 | "GPP_F_CLK_LOOPBK", "GPP_F_CLK_LOOPBK", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 207 | }; |
| 208 | |
| 209 | const struct gpio_group alderlake_pch_p_group_f = { |
| 210 | .display = "------- GPIO Group GPP_F -------", |
| 211 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_f_names) / 7, |
| 212 | .func_count = 7, |
| 213 | .pad_names = alderlake_pch_p_group_f_names, |
| 214 | }; |
| 215 | |
| 216 | const char *const alderlake_pch_p_group_h_names[] = { |
| 217 | "GPP_H0", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H0", |
| 218 | "GPP_H1", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H1", |
| 219 | "GPP_H2", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H2", |
| 220 | "GPP_H3", "SX_EXIT_HOLDOFF#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H3", |
| 221 | "GPP_H4", "I2C0_SDA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H4", |
| 222 | "GPP_H5", "I2C0_SCL", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H5", |
| 223 | "GPP_H6", "I2C1_SDA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H6", |
| 224 | "GPP_H7", "I2C1_SCL", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H7", |
| 225 | "GPP_H8", "I2C4_SDA", "CNV_MFUART2_RXD", "n/a", "n/a", "n/a", "USB_C_GPP_H8", |
| 226 | "GPP_H9", "I2C4_SCL", "CNV_MFUART2_TXD", "n/a", "n/a", "n/a", "USB_C_GPP_H9", |
| 227 | "GPP_H10", "n/a", "UART0_RXD", "M2_SKT2_CFG0", "n/a", "n/a", "USB_C_GPP_H10", |
| 228 | "GPP_H11", "n/a", "UART0_TXD", "M2_SKT2_CFG1", "n/a", "n/a", "USB_C_GPP_H11", |
| 229 | "GPP_H12", "I2C7_SDA", "UART0_RTS#", "M2_SKT2_CFG2", "ISH_GP6B", "DEVSLP0B", "USB_C_GPP_H12", |
| 230 | "GPP_H13", "I2C7_SCL", "UART0_CTS#", "M2_SKT2_CFG3", "ISH_GP7B", "DEVSLP1B", "USB_C_GPP_H13", |
| 231 | "GPP_H14", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 232 | "GPP_H15", "DDPB_CTRLCLK", "n/a", "PCIE_LINK_DOWN", "n/a", "n/a", "USB_C_GPP_H15", |
| 233 | "GPP_H16", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", |
| 234 | "GPP_H17", "DDPB_CTRLDATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H17", |
| 235 | "GPP_H18", "PROC_C10_GATE#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H18", |
| 236 | "GPP_H19", "SRCCLKREQ4#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H19", |
| 237 | "GPP_H20", "IMGCLKOUT1", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H20", |
| 238 | "GPP_H21", "IMGCLKOUT2", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H21", |
| 239 | "GPP_H22", "IMGCLKOUT3", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H22", |
| 240 | "GPP_H23", "n/a", "SRCCLKREQ5#", "n/a", "n/a", "n/a", "USB_C_GPP_H23", |
| 241 | }; |
| 242 | |
| 243 | const struct gpio_group alderlake_pch_p_group_h = { |
| 244 | .display = "------- GPIO Group GPP_H -------", |
| 245 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_h_names) / 7, |
| 246 | .func_count = 7, |
| 247 | .pad_names = alderlake_pch_p_group_h_names, |
| 248 | }; |
| 249 | |
| 250 | const char *const alderlake_pch_p_group_r_names[] = { |
| 251 | "GPP_R0", "HDA_BCLK", "I2S0_SCLK", "DMIC_CLK_B0", "HDAPROC_BCLK", |
| 252 | "GPP_R1", "HDA_SYNC", "I2S0_SFRM", "DMIC_CLK_B1", "n/a", |
| 253 | "GPP_R2", "HDA_SDO", "I2S0_TXD", "n/a", "HDAPROC_SDO", |
| 254 | "GPP_R3", "HDA_SDI0", "I2S0_RXD", "n/a", "HDAPROC_SDI", |
| 255 | "GPP_R4", "HDA_RST#", "I2S2_SCLK", "DMIC_CLK_A0", "n/a", |
| 256 | "GPP_R5", "HDA_SDI1", "I2S2_SFRM", "DMIC_DATA0", "n/a", |
| 257 | "GPP_R6", "n/a", "I2S2_TXD", "DMIC_CLK_A1", "n/a", |
| 258 | "GPP_R7", "n/a", "I2S2_RXD", "DMIC_DATA1", "n/a", |
| 259 | }; |
| 260 | |
| 261 | const struct gpio_group alderlake_pch_p_group_r = { |
| 262 | .display = "------- GPIO Group GPP_R -------", |
| 263 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_r_names) / 5, |
| 264 | .func_count = 5, |
| 265 | .pad_names = alderlake_pch_p_group_r_names, |
| 266 | }; |
| 267 | |
| 268 | const char *const alderlake_pch_p_group_s_names[] = { |
| 269 | "GPP_S0", "SNDW0_CLK", "n/a", "n/a", "I2S1_SCLK", |
| 270 | "GPP_S1", "SNDW0_DATA", "n/a", "n/a", "I2S1_SFRM", |
| 271 | "GPP_S2", "SNDW1_CLK", "DMIC_CKL_A0", "n/a", "I2S1_TXD", |
| 272 | "GPP_S3", "SNDW1_DATA", "DMIC_DATA0", "n/a", "I2S1_RXD", |
| 273 | "GPP_S4", "SNDW2_CLK", "DMIC_CLK_B0", "n/a", "n/a", |
| 274 | "GPP_S5", "SNDW2_DATA", "DMIC_CLK_B1", "n/a", "n/a", |
| 275 | "GPP_S6", "SNDW3_CLK", "DMIC_CLK_A1", "n/a", "n/a", |
| 276 | "GPP_S7", "SNDW3_DATA", "DMIC_DATA1", "n/a", "n/a", |
| 277 | }; |
| 278 | |
| 279 | const struct gpio_group alderlake_pch_p_group_s = { |
| 280 | .display = "------- GPIO Group GPP_S -------", |
| 281 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_s_names) / 5, |
| 282 | .func_count = 5, |
| 283 | .pad_names = alderlake_pch_p_group_s_names, |
| 284 | }; |
| 285 | |
| 286 | const char *const alderlake_pch_p_group_t_names[] = { |
| 287 | "GPP_T0", "n/a", "n/a", |
| 288 | "GPP_T1", "n/a", "n/a", |
| 289 | "GPP_T2", "n/a", "Reserved", |
| 290 | "GPP_T3", "n/a", "Reserved", |
| 291 | "GPP_T4", "n/a", "n/a", |
| 292 | "GPP_T5", "n/a", "n/a", |
| 293 | "GPP_T6", "n/a", "n/a", |
| 294 | "GPP_T7", "n/a", "n/a", |
| 295 | "GPP_T8", "n/a", "n/a", |
| 296 | "GPP_T9", "n/a", "n/a", |
| 297 | "GPP_T10", "n/a", "n/a", |
| 298 | "GPP_T11", "n/a", "n/a", |
| 299 | "GPP_T12", "n/a", "n/a", |
| 300 | "GPP_T13", "n/a", "n/a", |
| 301 | "GPP_T14", "n/a", "n/a", |
| 302 | "GPP_T15", "n/a", "n/a", |
| 303 | }; |
| 304 | |
| 305 | |
| 306 | const struct gpio_group alderlake_pch_p_group_t = { |
| 307 | .display = "------- GPIO Group GPP_T -------", |
| 308 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_t_names) / 3, |
| 309 | .func_count = 3, |
| 310 | .pad_names = alderlake_pch_p_group_t_names, |
| 311 | }; |
| 312 | |
| 313 | const char *const alderlake_pch_p_group_gpd_names[] = { |
| 314 | "GPD0", "BATLOW#", |
| 315 | "GPD1", "ACPRESENT", |
| 316 | "GPD2", "LAN_WAKE#", |
| 317 | "GPD3", "PWRBTN#", |
| 318 | "GPD4", "SLP_S3#", |
| 319 | "GPD5", "SLP_S4#", |
| 320 | "GPD6", "SLP_A#", |
| 321 | "GPD7", "n/a", |
| 322 | "GPD8", "SUSCLK", |
| 323 | "GPD9", "SLP_WLAN#", |
| 324 | "GPD10", "SLP_S5#", |
| 325 | "GPD11", "LANPHYPC", |
| 326 | "GPD_INPUT3VSEL", "GPD_INPUT3VSEL", |
| 327 | "GPD_SLP_LANB", "GPD_SLP_LANB", |
| 328 | "GPD_SLP_SUSB", "GPD_SLP_SUSB", |
| 329 | "GPD_WAKEB", "GPD_WAKEB", |
| 330 | "GPD_DRAM_RESETB", "GPD_DRAM_RESETB", |
| 331 | }; |
| 332 | |
| 333 | const struct gpio_group alderlake_pch_p_group_gpd = { |
| 334 | .display = "------- GPIO Group GPP_GPD -------", |
| 335 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_gpd_names) / 2, |
| 336 | .func_count = 2, |
| 337 | .pad_names = alderlake_pch_p_group_gpd_names, |
| 338 | }; |
| 339 | |
| 340 | const char *const alderlake_pch_p_group_hvcmos_names[] = { |
| 341 | "GPP_L_BKLTEN", "n/a", |
| 342 | "GPP_L_BKLTCTL", "n/a", |
| 343 | "GPP_L_VDDEN", "n/a", |
| 344 | "GPP_SYS_PWROK", "n/a", |
| 345 | "GPP_SYS_RESETB", "n/a", |
| 346 | "GPP_MLK_RSTB", "n/a", |
| 347 | }; |
| 348 | |
| 349 | const struct gpio_group alderlake_pch_p_group_hvcmos = { |
| 350 | .display = "------- GPIO Group GPP_HVCMOS -------", |
| 351 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_hvcmos_names) / 2, |
| 352 | .func_count = 2, |
| 353 | .pad_names = alderlake_pch_p_group_hvcmos_names, |
| 354 | }; |
| 355 | |
| 356 | const char *const alderlake_pch_p_group_reserved_names[] = { |
| 357 | "GPP_CPU_RSVD_1", "GPP_CPU_RSVD_1", |
| 358 | "GPP_CPU_RSVD_2", "GPP_CPU_RSVD_2", |
| 359 | "GPP_CPU_RSVD_3", "GPP_CPU_RSVD_3", |
| 360 | "GPP_CPU_RSVD_4", "GPP_CPU_RSVD_4", |
| 361 | "GPP_CPU_RSVD_5", "GPP_CPU_RSVD_5", |
| 362 | "GPP_CPU_RSVD_6", "GPP_CPU_RSVD_6", |
| 363 | "GPP_CPU_RSVD_7", "GPP_CPU_RSVD_7", |
| 364 | "GPP_CPU_RSVD_8", "GPP_CPU_RSVD_8", |
| 365 | "GPP_CPU_RSVD_9", "GPP_CPU_RSVD_9", |
| 366 | "GPP_CPU_RSVD_10", "GPP_CPU_RSVD_10", |
| 367 | "GPP_CPU_RSVD_11", "GPP_CPU_RSVD_11", |
| 368 | "GPP_CPU_RSVD_12", "GPP_CPU_RSVD_12", |
| 369 | "GPP_CPU_RSVD_13", "GPP_CPU_RSVD_13", |
| 370 | "GPP_CPU_RSVD_14", "GPP_CPU_RSVD_14", |
| 371 | "GPP_CPU_RSVD_15", "GPP_CPU_RSVD_15", |
| 372 | "GPP_CPU_RSVD_16", "GPP_CPU_RSVD_16", |
| 373 | "GPP_CPU_RSVD_17", "GPP_CPU_RSVD_17", |
| 374 | "GPP_CPU_RSVD_18", "GPP_CPU_RSVD_18", |
| 375 | "GPP_CPU_RSVD_19", "GPP_CPU_RSVD_19", |
| 376 | "GPP_CPU_RSVD_20", "GPP_CPU_RSVD_20", |
| 377 | "GPP_CPU_RSVD_21", "GPP_CPU_RSVD_21", |
| 378 | "GPP_CPU_RSVD_22", "GPP_CPU_RSVD_22", |
| 379 | "GPP_CPU_RSVD_23", "GPP_CPU_RSVD_23", |
| 380 | "GPP_CPU_RSVD_24", "GPP_CPU_RSVD_24", |
| 381 | }; |
| 382 | |
| 383 | const struct gpio_group alderlake_pch_p_group_reserved = { |
| 384 | .display = "------- GPIO Group RESERVED -------", |
| 385 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_reserved_names) / 2, |
| 386 | .func_count = 2, |
| 387 | .pad_names = alderlake_pch_p_group_reserved_names, |
| 388 | }; |
| 389 | |
| 390 | const char *const alderlake_pch_p_group_vgpio_names[] = { |
| 391 | "GPP_VGPIO_0", "GPP_VGPIO_0", |
| 392 | "GPP_VGPIO_4", "GPP_VGPIO_4", |
| 393 | "GPP_VGPIO_5", "GPP_VGPIO_5", |
| 394 | "GPP_VGPIO_6", "GPP_VGPIO_6", |
| 395 | "GPP_VGPIO_7", "GPP_VGPIO_7", |
| 396 | "GPP_VGPIO_8", "GPP_VGPIO_8", |
| 397 | "GPP_VGPIO_9", "GPP_VGPIO_9", |
| 398 | "GPP_VGPIO_10", "GPP_VGPIO_10", |
| 399 | "GPP_VGPIO_11", "GPP_VGPIO_11", |
| 400 | "GPP_VGPIO_12", "GPP_VGPIO_12", |
| 401 | "GPP_VGPIO_13", "GPP_VGPIO_13", |
| 402 | "GPP_VGPIO_18", "GPP_VGPIO_18", |
| 403 | "GPP_VGPIO_19", "GPP_VGPIO_19", |
| 404 | "GPP_VGPIO_20", "GPP_VGPIO_20", |
| 405 | "GPP_VGPIO_21", "GPP_VGPIO_21", |
| 406 | "GPP_VGPIO_22", "GPP_VGPIO_22", |
| 407 | "GPP_VGPIO_23", "GPP_VGPIO_23", |
| 408 | "GPP_VGPIO_24", "GPP_VGPIO_24", |
| 409 | "GPP_VGPIO_25", "GPP_VGPIO_25", |
| 410 | "GPP_VGPIO_30", "GPP_VGPIO_30", |
| 411 | "GPP_VGPIO_31", "GPP_VGPIO_31", |
| 412 | "GPP_VGPIO_32", "GPP_VGPIO_32", |
| 413 | "GPP_VGPIO_33", "GPP_VGPIO_33", |
| 414 | "GPP_VGPIO_34", "GPP_VGPIO_34", |
| 415 | "GPP_VGPIO_35", "GPP_VGPIO_35", |
| 416 | "GPP_VGPIO_36", "GPP_VGPIO_36", |
| 417 | "GPP_VGPIO_37", "GPP_VGPIO_37", |
| 418 | }; |
| 419 | |
| 420 | const struct gpio_group alderlake_pch_p_group_vgpio = { |
| 421 | .display = "------- GPIO Group vGPIO -------", |
| 422 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_vgpio_names) / 2, |
| 423 | .func_count = 2, |
| 424 | .pad_names = alderlake_pch_p_group_vgpio_names, |
| 425 | }; |
| 426 | |
| 427 | |
| 428 | const char *const alderlake_pch_p_group_pcie_vgpio_names[] = { |
| 429 | "GPP_CPU_RSVD_25", "GPP_CPU_RSVD_25", |
| 430 | "GPP_CPU_RSVD_26", "GPP_CPU_RSVD_26", |
| 431 | "GPP_CPU_RSVD_27", "GPP_CPU_RSVD_27", |
| 432 | "GPP_CPU_RSVD_28", "GPP_CPU_RSVD_28", |
| 433 | "GPP_CPU_RSVD_29", "GPP_CPU_RSVD_29", |
| 434 | "GPP_CPU_RSVD_30", "GPP_CPU_RSVD_30", |
| 435 | "GPP_CPU_RSVD_31", "GPP_CPU_RSVD_31", |
| 436 | "GPP_CPU_RSVD_32", "GPP_CPU_RSVD_32", |
| 437 | "GPP_CPU_RSVD_33", "GPP_CPU_RSVD_33", |
| 438 | "GPP_CPU_RSVD_34", "GPP_CPU_RSVD_34", |
| 439 | "GPP_CPU_RSVD_35", "GPP_CPU_RSVD_35", |
| 440 | "GPP_CPU_RSVD_36", "GPP_CPU_RSVD_36", |
| 441 | "GPP_CPU_RSVD_37", "GPP_CPU_RSVD_37", |
| 442 | "GPP_CPU_RSVD_38", "GPP_CPU_RSVD_38", |
| 443 | "GPP_CPU_RSVD_39", "GPP_CPU_RSVD_39", |
| 444 | "GPP_vGPIO_PCIE_0", "GPP_vGPIO_PCIE_0", |
| 445 | "GPP_vGPIO_PCIE_1", "GPP_vGPIO_PCIE_1", |
| 446 | "GPP_vGPIO_PCIE_2", "GPP_vGPIO_PCIE_2", |
| 447 | "GPP_vGPIO_PCIE_3", "GPP_vGPIO_PCIE_3", |
| 448 | "GPP_vGPIO_PCIE_4", "GPP_vGPIO_PCIE_4", |
| 449 | "GPP_vGPIO_PCIE_5", "GPP_vGPIO_PCIE_5", |
| 450 | "GPP_vGPIO_PCIE_6", "GPP_vGPIO_PCIE_6", |
| 451 | "GPP_vGPIO_PCIE_7", "GPP_vGPIO_PCIE_7", |
| 452 | "GPP_vGPIO_PCIE_8", "GPP_vGPIO_PCIE_8", |
| 453 | "GPP_vGPIO_PCIE_9", "GPP_vGPIO_PCIE_9", |
| 454 | "GPP_vGPIO_PCIE_10", "GPP_vGPIO_PCIE_10", |
| 455 | "GPP_vGPIO_PCIE_11", "GPP_vGPIO_PCIE_11", |
| 456 | "GPP_vGPIO_PCIE_12", "GPP_vGPIO_PCIE_12", |
| 457 | "GPP_vGPIO_PCIE_13", "GPP_vGPIO_PCIE_13", |
| 458 | "GPP_vGPIO_PCIE_14", "GPP_vGPIO_PCIE_14", |
| 459 | "GPP_vGPIO_PCIE_15", "GPP_vGPIO_PCIE_15", |
| 460 | "GPP_vGPIO_PCIE_16", "GPP_vGPIO_PCIE_16", |
| 461 | "GPP_vGPIO_PCIE_17", "GPP_vGPIO_PCIE_17", |
| 462 | "GPP_vGPIO_PCIE_18", "GPP_vGPIO_PCIE_18", |
| 463 | "GPP_vGPIO_PCIE_19", "GPP_vGPIO_PCIE_19", |
| 464 | "GPP_vGPIO_PCIE_20", "GPP_vGPIO_PCIE_20", |
| 465 | "GPP_vGPIO_PCIE_21", "GPP_vGPIO_PCIE_21", |
| 466 | "GPP_vGPIO_PCIE_22", "GPP_vGPIO_PCIE_22", |
| 467 | "GPP_vGPIO_PCIE_23", "GPP_vGPIO_PCIE_23", |
| 468 | "GPP_vGPIO_PCIE_24", "GPP_vGPIO_PCIE_24", |
| 469 | "GPP_vGPIO_PCIE_25", "GPP_vGPIO_PCIE_25", |
| 470 | "GPP_vGPIO_PCIE_26", "GPP_vGPIO_PCIE_26", |
| 471 | "GPP_vGPIO_PCIE_27", "GPP_vGPIO_PCIE_27", |
| 472 | "GPP_vGPIO_PCIE_28", "GPP_vGPIO_PCIE_28", |
| 473 | "GPP_vGPIO_PCIE_29", "GPP_vGPIO_PCIE_29", |
| 474 | "GPP_vGPIO_PCIE_30", "GPP_vGPIO_PCIE_30", |
| 475 | "GPP_vGPIO_PCIE_31", "GPP_vGPIO_PCIE_31", |
| 476 | "GPP_vGPIO_PCIE_32", "GPP_vGPIO_PCIE_32", |
| 477 | "GPP_vGPIO_PCIE_33", "GPP_vGPIO_PCIE_33", |
| 478 | "GPP_vGPIO_PCIE_34", "GPP_vGPIO_PCIE_34", |
| 479 | "GPP_vGPIO_PCIE_35", "GPP_vGPIO_PCIE_35", |
| 480 | "GPP_vGPIO_PCIE_36", "GPP_vGPIO_PCIE_36", |
| 481 | "GPP_vGPIO_PCIE_37", "GPP_vGPIO_PCIE_37", |
| 482 | "GPP_vGPIO_PCIE_38", "GPP_vGPIO_PCIE_38", |
| 483 | "GPP_vGPIO_PCIE_39", "GPP_vGPIO_PCIE_39", |
| 484 | "GPP_vGPIO_PCIE_40", "GPP_vGPIO_PCIE_40", |
| 485 | "GPP_vGPIO_PCIE_41", "GPP_vGPIO_PCIE_41", |
| 486 | "GPP_vGPIO_PCIE_42", "GPP_vGPIO_PCIE_42", |
| 487 | "GPP_vGPIO_PCIE_43", "GPP_vGPIO_PCIE_43", |
| 488 | "GPP_vGPIO_PCIE_44", "GPP_vGPIO_PCIE_44", |
| 489 | "GPP_vGPIO_PCIE_45", "GPP_vGPIO_PCIE_45", |
| 490 | "GPP_vGPIO_PCIE_46", "GPP_vGPIO_PCIE_46", |
| 491 | "GPP_vGPIO_PCIE_47", "GPP_vGPIO_PCIE_47", |
| 492 | "GPP_vGPIO_PCIE_48", "GPP_vGPIO_PCIE_48", |
| 493 | "GPP_vGPIO_PCIE_49", "GPP_vGPIO_PCIE_49", |
| 494 | "GPP_vGPIO_PCIE_50", "GPP_vGPIO_PCIE_50", |
| 495 | "GPP_vGPIO_PCIE_51", "GPP_vGPIO_PCIE_51", |
| 496 | "GPP_vGPIO_PCIE_52", "GPP_vGPIO_PCIE_52", |
| 497 | "GPP_vGPIO_PCIE_53", "GPP_vGPIO_PCIE_53", |
| 498 | "GPP_vGPIO_PCIE_54", "GPP_vGPIO_PCIE_54", |
| 499 | "GPP_vGPIO_PCIE_55", "GPP_vGPIO_PCIE_55", |
| 500 | "GPP_vGPIO_PCIE_56", "GPP_vGPIO_PCIE_56", |
| 501 | "GPP_vGPIO_PCIE_57", "GPP_vGPIO_PCIE_57", |
| 502 | "GPP_vGPIO_PCIE_58", "GPP_vGPIO_PCIE_58", |
| 503 | "GPP_vGPIO_PCIE_59", "GPP_vGPIO_PCIE_59", |
| 504 | "GPP_vGPIO_PCIE_60", "GPP_vGPIO_PCIE_60", |
| 505 | "GPP_vGPIO_PCIE_61", "GPP_vGPIO_PCIE_61", |
| 506 | "GPP_vGPIO_PCIE_62", "GPP_vGPIO_PCIE_62", |
| 507 | "GPP_vGPIO_PCIE_63", "GPP_vGPIO_PCIE_63", |
| 508 | "GPP_vGPIO_PCIE_64", "GPP_vGPIO_PCIE_64", |
| 509 | "GPP_vGPIO_PCIE_65", "GPP_vGPIO_PCIE_65", |
| 510 | "GPP_vGPIO_PCIE_66", "GPP_vGPIO_PCIE_66", |
| 511 | "GPP_vGPIO_PCIE_67", "GPP_vGPIO_PCIE_67", |
| 512 | "GPP_vGPIO_PCIE_68", "GPP_vGPIO_PCIE_68", |
| 513 | "GPP_vGPIO_PCIE_69", "GPP_vGPIO_PCIE_69", |
| 514 | "GPP_vGPIO_PCIE_70", "GPP_vGPIO_PCIE_70", |
| 515 | "GPP_vGPIO_PCIE_71", "GPP_vGPIO_PCIE_71", |
| 516 | "GPP_vGPIO_PCIE_72", "GPP_vGPIO_PCIE_72", |
| 517 | "GPP_vGPIO_PCIE_73", "GPP_vGPIO_PCIE_73", |
| 518 | "GPP_vGPIO_PCIE_74", "GPP_vGPIO_PCIE_74", |
| 519 | "GPP_vGPIO_PCIE_75", "GPP_vGPIO_PCIE_75", |
| 520 | "GPP_vGPIO_PCIE_76", "GPP_vGPIO_PCIE_76", |
| 521 | "GPP_vGPIO_PCIE_77", "GPP_vGPIO_PCIE_77", |
| 522 | "GPP_vGPIO_PCIE_78", "GPP_vGPIO_PCIE_78", |
| 523 | "GPP_vGPIO_PCIE_79", "GPP_vGPIO_PCIE_79", |
| 524 | "GPP_CPU_RSVD_40", "GPP_CPU_RSVD_40", |
| 525 | "GPP_CPU_RSVD_41", "GPP_CPU_RSVD_41", |
| 526 | "GPP_CPU_RSVD_42", "GPP_CPU_RSVD_42", |
| 527 | "GPP_CPU_RSVD_43", "GPP_CPU_RSVD_43", |
| 528 | "GPP_CPU_RSVD_44", "GPP_CPU_RSVD_44", |
| 529 | "GPP_CPU_RSVD_45", "GPP_CPU_RSVD_45", |
| 530 | "GPP_CPU_RSVD_46", "GPP_CPU_RSVD_46", |
| 531 | "GPP_CPU_RSVD_47", "GPP_CPU_RSVD_47", |
| 532 | "GPP_vGPIO_PCIE_80", "GPP_vGPIO_PCIE_80", |
| 533 | "GPP_vGPIO_PCIE_81", "GPP_vGPIO_PCIE_81", |
| 534 | "GPP_vGPIO_PCIE_82", "GPP_vGPIO_PCIE_82", |
| 535 | "GPP_vGPIO_PCIE_83", "GPP_vGPIO_PCIE_83", |
| 536 | }; |
| 537 | |
| 538 | const struct gpio_group alderlake_pch_p_group_pcie_vgpio = { |
| 539 | .display = "------- GPIO Group PCIe vGPIO -------", |
| 540 | .pad_count = ARRAY_SIZE(alderlake_pch_p_group_pcie_vgpio_names) / 2, |
| 541 | .func_count = 2, |
| 542 | .pad_names = alderlake_pch_p_group_pcie_vgpio_names, |
| 543 | }; |
| 544 | |
| 545 | const struct gpio_group *const alderlake_pch_p_community_0_groups[] = { |
| 546 | &alderlake_pch_p_group_b, |
| 547 | &alderlake_pch_p_group_t, |
| 548 | &alderlake_pch_p_group_a, |
| 549 | }; |
| 550 | |
| 551 | const struct gpio_community alderlake_pch_p_community_0 = { |
| 552 | .name = "------- GPIO Community 0 -------", |
| 553 | .pcr_port_id = 0x6e, |
| 554 | .group_count = ARRAY_SIZE(alderlake_pch_p_community_0_groups), |
| 555 | .groups = alderlake_pch_p_community_0_groups, |
| 556 | }; |
| 557 | |
| 558 | const struct gpio_group *const alderlake_pch_p_community_1_groups[] = { |
| 559 | &alderlake_pch_p_group_s, |
| 560 | &alderlake_pch_p_group_h, |
| 561 | &alderlake_pch_p_group_d, |
| 562 | &alderlake_pch_p_group_reserved, |
| 563 | &alderlake_pch_p_group_vgpio, |
| 564 | }; |
| 565 | |
| 566 | const struct gpio_community alderlake_pch_p_community_1 = { |
| 567 | .name = "------- GPIO Community 1 -------", |
| 568 | .pcr_port_id = 0x6d, |
| 569 | .group_count = ARRAY_SIZE(alderlake_pch_p_community_1_groups), |
| 570 | .groups = alderlake_pch_p_community_1_groups, |
| 571 | }; |
| 572 | |
| 573 | const struct gpio_group *const alderlake_pch_p_community_2_groups[] = { |
| 574 | &alderlake_pch_p_group_gpd, |
| 575 | &alderlake_pch_p_group_pcie_vgpio, |
| 576 | }; |
| 577 | |
| 578 | const struct gpio_community alderlake_pch_p_community_2 = { |
| 579 | .name = "------- GPIO Community 2 -------", |
| 580 | .pcr_port_id = 0x6c, |
| 581 | .group_count = ARRAY_SIZE(alderlake_pch_p_community_2_groups), |
| 582 | .groups = alderlake_pch_p_community_2_groups, |
| 583 | }; |
| 584 | |
| 585 | const struct gpio_group *const alderlake_pch_p_community_4_groups[] = { |
| 586 | &alderlake_pch_p_group_c, |
| 587 | &alderlake_pch_p_group_f, |
| 588 | &alderlake_pch_p_group_hvcmos, |
| 589 | &alderlake_pch_p_group_e, |
| 590 | }; |
| 591 | |
| 592 | const struct gpio_community alderlake_pch_p_community_4 = { |
| 593 | .name = "------- GPIO Community 4 -------", |
| 594 | .pcr_port_id = 0x6a, |
| 595 | .group_count = ARRAY_SIZE(alderlake_pch_p_community_4_groups), |
| 596 | .groups = alderlake_pch_p_community_4_groups, |
| 597 | }; |
| 598 | |
| 599 | const struct gpio_group *const alderlake_pch_p_community_5_groups[] = { |
| 600 | &alderlake_pch_p_group_r, |
| 601 | }; |
| 602 | |
| 603 | const struct gpio_community alderlake_pch_p_community_5 = { |
| 604 | .name = "------- GPIO Community 5 -------", |
| 605 | .pcr_port_id = 0x69, |
| 606 | .group_count = ARRAY_SIZE(alderlake_pch_p_community_5_groups), |
| 607 | .groups = alderlake_pch_p_community_5_groups, |
| 608 | }; |
| 609 | |
| 610 | const struct gpio_community *const alderlake_pch_p_communities[] = { |
| 611 | &alderlake_pch_p_community_0, |
| 612 | &alderlake_pch_p_community_1, |
| 613 | &alderlake_pch_p_community_2, |
| 614 | &alderlake_pch_p_community_4, |
| 615 | &alderlake_pch_p_community_5, |
| 616 | }; |
| 617 | |
| 618 | #endif |