Gitiles
Code Review Sign In
review.coreboot.org / coreboot / c7932e267da0cba819545fa1201b6237db69091d / . / src / mainboard / hp / snb_ivb_desktops / variants / z220_cmt_workstation / gpio.c
blob: fb8021729190f1921feb741606eefd762ca9757b [file] [log] [blame]
Damien Zammite0ff2732022-03-15 19:37:50 +1100[diff] [blame]1/* SPDX-License-Identifier: GPL-2.0-only */
2
3#include <southbridge/intel/common/gpio.h>
4
5static const struct pch_gpio_set1 pch_gpio_set1_mode = {
6 .gpio0 = GPIO_MODE_GPIO,
7 .gpio1 = GPIO_MODE_GPIO,
8 .gpio2 = GPIO_MODE_NATIVE,
9 .gpio3 = GPIO_MODE_NATIVE,
10 .gpio4 = GPIO_MODE_NATIVE,
11 .gpio5 = GPIO_MODE_NATIVE,
12 .gpio6 = GPIO_MODE_GPIO,
13 .gpio7 = GPIO_MODE_NATIVE,
14 .gpio8 = GPIO_MODE_GPIO,
15 .gpio9 = GPIO_MODE_NATIVE,
16 .gpio10 = GPIO_MODE_NATIVE,
17 .gpio11 = GPIO_MODE_NATIVE,
18 .gpio12 = GPIO_MODE_NATIVE,
19 .gpio13 = GPIO_MODE_GPIO,
20 .gpio14 = GPIO_MODE_NATIVE,
21 .gpio15 = GPIO_MODE_GPIO,
22 .gpio16 = GPIO_MODE_GPIO,
23 .gpio17 = GPIO_MODE_GPIO,
24 .gpio18 = GPIO_MODE_NATIVE,
25 .gpio19 = GPIO_MODE_NATIVE,
26 .gpio20 = GPIO_MODE_NATIVE,
27 .gpio21 = GPIO_MODE_GPIO,
28 .gpio22 = GPIO_MODE_GPIO,
29 .gpio23 = GPIO_MODE_NATIVE,
30 .gpio24 = GPIO_MODE_GPIO,
31 .gpio25 = GPIO_MODE_NATIVE,
32 .gpio26 = GPIO_MODE_NATIVE,
33 .gpio27 = GPIO_MODE_GPIO,
34 .gpio28 = GPIO_MODE_GPIO,
35 .gpio29 = GPIO_MODE_GPIO,
36 .gpio30 = GPIO_MODE_NATIVE,
37 .gpio31 = GPIO_MODE_GPIO,
38};
39
40static const struct pch_gpio_set1 pch_gpio_set1_direction = {
41 .gpio0 = GPIO_DIR_INPUT,
42 .gpio1 = GPIO_DIR_INPUT,
43 .gpio6 = GPIO_DIR_INPUT,
44 .gpio8 = GPIO_DIR_INPUT,
45 .gpio13 = GPIO_DIR_INPUT,
46 .gpio15 = GPIO_DIR_OUTPUT,
47 .gpio16 = GPIO_DIR_INPUT,
48 .gpio17 = GPIO_DIR_OUTPUT,
49 .gpio21 = GPIO_DIR_INPUT,
50 .gpio22 = GPIO_DIR_INPUT,
51 .gpio24 = GPIO_DIR_INPUT,
52 .gpio27 = GPIO_DIR_INPUT,
53 .gpio28 = GPIO_DIR_OUTPUT,
54 .gpio29 = GPIO_DIR_OUTPUT,
55 .gpio31 = GPIO_DIR_INPUT,
56};
57
58static const struct pch_gpio_set1 pch_gpio_set1_level = {
59 .gpio15 = GPIO_LEVEL_LOW,
60 .gpio17 = GPIO_LEVEL_LOW,
61 .gpio28 = GPIO_LEVEL_LOW,
62 .gpio29 = GPIO_LEVEL_HIGH,
63};
64
65static const struct pch_gpio_set1 pch_gpio_set1_blink = {
66};
67
68static const struct pch_gpio_set1 pch_gpio_set1_invert = {
69 .gpio0 = GPIO_INVERT,
70 .gpio1 = GPIO_INVERT,
71 .gpio6 = GPIO_INVERT,
72 .gpio13 = GPIO_INVERT,
73};
74
75static const struct pch_gpio_set2 pch_gpio_set2_mode = {
76 .gpio32 = GPIO_MODE_GPIO,
77 .gpio33 = GPIO_MODE_GPIO,
78 .gpio34 = GPIO_MODE_GPIO,
79 .gpio35 = GPIO_MODE_GPIO,
80 .gpio36 = GPIO_MODE_GPIO,
81 .gpio37 = GPIO_MODE_GPIO,
82 .gpio38 = GPIO_MODE_GPIO,
83 .gpio39 = GPIO_MODE_GPIO,
84 .gpio40 = GPIO_MODE_NATIVE,
85 .gpio41 = GPIO_MODE_NATIVE,
86 .gpio42 = GPIO_MODE_NATIVE,
87 .gpio43 = GPIO_MODE_GPIO,
88 .gpio44 = GPIO_MODE_NATIVE,
89 .gpio45 = GPIO_MODE_NATIVE,
90 .gpio46 = GPIO_MODE_NATIVE,
91 .gpio47 = GPIO_MODE_NATIVE,
92 .gpio48 = GPIO_MODE_GPIO,
93 .gpio49 = GPIO_MODE_GPIO,
94 .gpio50 = GPIO_MODE_NATIVE,
95 .gpio51 = GPIO_MODE_NATIVE,
96 .gpio52 = GPIO_MODE_NATIVE,
97 .gpio53 = GPIO_MODE_NATIVE,
98 .gpio54 = GPIO_MODE_GPIO,
99 .gpio55 = GPIO_MODE_GPIO,
100 .gpio56 = GPIO_MODE_NATIVE,
101 .gpio57 = GPIO_MODE_GPIO,
102 .gpio58 = GPIO_MODE_NATIVE,
103 .gpio59 = GPIO_MODE_NATIVE,
104 .gpio60 = GPIO_MODE_NATIVE,
105 .gpio61 = GPIO_MODE_GPIO,
106 .gpio62 = GPIO_MODE_NATIVE,
107 .gpio63 = GPIO_MODE_NATIVE,
108};
109
110static const struct pch_gpio_set2 pch_gpio_set2_direction = {
111 .gpio32 = GPIO_DIR_OUTPUT,
112 .gpio33 = GPIO_DIR_INPUT,
113 .gpio34 = GPIO_DIR_INPUT,
114 .gpio35 = GPIO_DIR_INPUT,
115 .gpio36 = GPIO_DIR_INPUT,
116 .gpio37 = GPIO_DIR_INPUT,
117 .gpio38 = GPIO_DIR_INPUT,
118 .gpio39 = GPIO_DIR_INPUT,
119 .gpio43 = GPIO_DIR_INPUT,
120 .gpio48 = GPIO_DIR_INPUT,
121 .gpio49 = GPIO_DIR_INPUT,
122 .gpio54 = GPIO_DIR_INPUT,
123 .gpio55 = GPIO_DIR_INPUT,
124 .gpio57 = GPIO_DIR_INPUT,
125 .gpio61 = GPIO_DIR_INPUT,
126};
127
128static const struct pch_gpio_set2 pch_gpio_set2_level = {
129 .gpio32 = GPIO_LEVEL_LOW,
130};
131
132static const struct pch_gpio_set3 pch_gpio_set3_mode = {
133 .gpio64 = GPIO_MODE_NATIVE,
134 .gpio65 = GPIO_MODE_NATIVE,
135 .gpio66 = GPIO_MODE_NATIVE,
136 .gpio67 = GPIO_MODE_NATIVE,
137 .gpio68 = GPIO_MODE_GPIO,
138 .gpio69 = GPIO_MODE_GPIO,
139 .gpio70 = GPIO_MODE_GPIO,
140 .gpio71 = GPIO_MODE_GPIO,
141 .gpio72 = GPIO_MODE_GPIO,
142 .gpio73 = GPIO_MODE_NATIVE,
143 .gpio74 = GPIO_MODE_NATIVE,
144 .gpio75 = GPIO_MODE_NATIVE,
145};
146
147static const struct pch_gpio_set3 pch_gpio_set3_direction = {
148 .gpio68 = GPIO_DIR_INPUT,
149 .gpio69 = GPIO_DIR_INPUT,
150 .gpio70 = GPIO_DIR_INPUT,
151 .gpio71 = GPIO_DIR_OUTPUT,
152 .gpio72 = GPIO_DIR_INPUT,
153};
154
155static const struct pch_gpio_set3 pch_gpio_set3_level = {
156 .gpio71 = GPIO_LEVEL_LOW,
157};
158
159const struct pch_gpio_map mainboard_gpio_map = {
160 .set1 = {
161 .mode = &pch_gpio_set1_mode,
162 .direction = &pch_gpio_set1_direction,
163 .level = &pch_gpio_set1_level,
164 .blink = &pch_gpio_set1_blink,
165 .invert = &pch_gpio_set1_invert,
166 },
167 .set2 = {
168 .mode = &pch_gpio_set2_mode,
169 .direction = &pch_gpio_set2_direction,
170 .level = &pch_gpio_set2_level,
171 },
172 .set3 = {
173 .mode = &pch_gpio_set3_mode,
174 .direction = &pch_gpio_set3_direction,
175 .level = &pch_gpio_set3_level,
176 },
177};