Gitiles
Code Review Sign In
review.coreboot.org / coreboot / c5d6af43fb544423fa103f523ac85356b3ff3725 / . / src / mainboard / asus / p8x7x-series / variants / p8z77-m / gpio.c
blob: c1012e3f829ce10933f23ed3adf8928f8b747995 [file] [log] [blame]
Keith Hui36425312020-02-18 22:21:16 -0500[diff] [blame]1/* SPDX-License-Identifier: GPL-2.0-or-later */
2
3#include <southbridge/intel/common/gpio.h>
4
5static const struct pch_gpio_set1 pch_gpio_set1_mode = {
6 .gpio0 = GPIO_MODE_GPIO,
7 .gpio1 = GPIO_MODE_GPIO,
8 .gpio2 = GPIO_MODE_NATIVE,
9 .gpio3 = GPIO_MODE_NATIVE,
10 .gpio4 = GPIO_MODE_NATIVE,
11 .gpio5 = GPIO_MODE_NATIVE,
12 .gpio6 = GPIO_MODE_GPIO,
13 .gpio7 = GPIO_MODE_GPIO,
14 .gpio8 = GPIO_MODE_GPIO,
15 .gpio9 = GPIO_MODE_NATIVE,
16 .gpio10 = GPIO_MODE_NATIVE,
17 .gpio11 = GPIO_MODE_NATIVE,
18 .gpio12 = GPIO_MODE_GPIO,
19 .gpio13 = GPIO_MODE_GPIO,
20 .gpio14 = GPIO_MODE_NATIVE,
21 .gpio15 = GPIO_MODE_GPIO,
22 .gpio16 = GPIO_MODE_GPIO,
23 .gpio17 = GPIO_MODE_GPIO,
24 .gpio18 = GPIO_MODE_NATIVE,
25 .gpio19 = GPIO_MODE_NATIVE,
26 .gpio20 = GPIO_MODE_NATIVE,
27 .gpio21 = GPIO_MODE_GPIO,
28 .gpio22 = GPIO_MODE_NATIVE,
29 .gpio23 = GPIO_MODE_NATIVE,
30 .gpio24 = GPIO_MODE_GPIO,
31 .gpio25 = GPIO_MODE_NATIVE,
32 .gpio26 = GPIO_MODE_NATIVE,
33 .gpio27 = GPIO_MODE_GPIO,
34 .gpio28 = GPIO_MODE_GPIO,
35 .gpio29 = GPIO_MODE_GPIO,
36 .gpio30 = GPIO_MODE_NATIVE,
37 .gpio31 = GPIO_MODE_GPIO,
38};
39
40static const struct pch_gpio_set1 pch_gpio_set1_direction = {
41 .gpio0 = GPIO_DIR_INPUT,
42 .gpio1 = GPIO_DIR_INPUT,
43 .gpio6 = GPIO_DIR_INPUT,
44 .gpio7 = GPIO_DIR_INPUT,
45 .gpio8 = GPIO_DIR_OUTPUT,
46 .gpio12 = GPIO_DIR_OUTPUT,
47 .gpio13 = GPIO_DIR_INPUT,
48 .gpio15 = GPIO_DIR_OUTPUT,
49 .gpio16 = GPIO_DIR_INPUT,
50 .gpio17 = GPIO_DIR_INPUT,
51 .gpio21 = GPIO_DIR_INPUT,
52 .gpio24 = GPIO_DIR_OUTPUT,
53 .gpio27 = GPIO_DIR_INPUT,
54 .gpio28 = GPIO_DIR_OUTPUT,
55 .gpio29 = GPIO_DIR_OUTPUT,
56 .gpio31 = GPIO_DIR_OUTPUT,
57};
58
59static const struct pch_gpio_set1 pch_gpio_set1_level = {
60 .gpio8 = GPIO_LEVEL_HIGH,
61 .gpio12 = GPIO_LEVEL_LOW,
62 .gpio15 = GPIO_LEVEL_LOW,
63 .gpio24 = GPIO_LEVEL_LOW,
64 .gpio28 = GPIO_LEVEL_LOW,
65 .gpio29 = GPIO_LEVEL_HIGH,
66 .gpio31 = GPIO_LEVEL_HIGH,
67};
68
69static const struct pch_gpio_set1 pch_gpio_set1_reset = {
70};
71
72static const struct pch_gpio_set1 pch_gpio_set1_invert = {
73 .gpio1 = GPIO_INVERT,
74 .gpio13 = GPIO_INVERT,
75};
76
77static const struct pch_gpio_set1 pch_gpio_set1_blink = {
78};
79
80static const struct pch_gpio_set2 pch_gpio_set2_mode = {
81 .gpio32 = GPIO_MODE_GPIO,
82 .gpio33 = GPIO_MODE_GPIO,
83 .gpio34 = GPIO_MODE_GPIO,
84 .gpio35 = GPIO_MODE_NATIVE,
85 .gpio36 = GPIO_MODE_NATIVE,
86 .gpio37 = GPIO_MODE_NATIVE,
87 .gpio38 = GPIO_MODE_NATIVE,
88 .gpio39 = GPIO_MODE_NATIVE,
89 .gpio40 = GPIO_MODE_NATIVE,
90 .gpio41 = GPIO_MODE_NATIVE,
91 .gpio42 = GPIO_MODE_NATIVE,
92 .gpio43 = GPIO_MODE_NATIVE,
93 .gpio44 = GPIO_MODE_NATIVE,
94 .gpio45 = GPIO_MODE_GPIO,
95 .gpio46 = GPIO_MODE_GPIO,
96 .gpio47 = GPIO_MODE_NATIVE,
97 .gpio48 = GPIO_MODE_NATIVE,
98 .gpio49 = GPIO_MODE_GPIO,
99 .gpio50 = GPIO_MODE_NATIVE,
100 .gpio51 = GPIO_MODE_NATIVE,
101 .gpio52 = GPIO_MODE_NATIVE,
102 .gpio53 = GPIO_MODE_NATIVE,
103 .gpio54 = GPIO_MODE_NATIVE,
104 .gpio55 = GPIO_MODE_NATIVE,
105 .gpio56 = GPIO_MODE_NATIVE,
106 .gpio57 = GPIO_MODE_GPIO,
107 .gpio58 = GPIO_MODE_NATIVE,
108 .gpio59 = GPIO_MODE_NATIVE,
109 .gpio60 = GPIO_MODE_NATIVE,
110 .gpio61 = GPIO_MODE_NATIVE,
111 .gpio62 = GPIO_MODE_NATIVE,
112 .gpio63 = GPIO_MODE_NATIVE,
113};
114
115static const struct pch_gpio_set2 pch_gpio_set2_direction = {
116 .gpio32 = GPIO_DIR_OUTPUT,
117 .gpio33 = GPIO_DIR_OUTPUT,
118 .gpio34 = GPIO_DIR_INPUT,
119 .gpio45 = GPIO_DIR_INPUT,
120 .gpio46 = GPIO_DIR_INPUT,
121 .gpio49 = GPIO_DIR_INPUT,
122 .gpio57 = GPIO_DIR_OUTPUT,
123};
124
125static const struct pch_gpio_set2 pch_gpio_set2_level = {
126 .gpio32 = GPIO_LEVEL_HIGH,
127 .gpio33 = GPIO_LEVEL_HIGH,
128 .gpio57 = GPIO_LEVEL_LOW,
129};
130
131static const struct pch_gpio_set2 pch_gpio_set2_reset = {
132};
133
134static const struct pch_gpio_set3 pch_gpio_set3_mode = {
135 .gpio64 = GPIO_MODE_NATIVE,
136 .gpio65 = GPIO_MODE_NATIVE,
137 .gpio66 = GPIO_MODE_NATIVE,
138 .gpio67 = GPIO_MODE_NATIVE,
139 .gpio68 = GPIO_MODE_GPIO,
140 .gpio69 = GPIO_MODE_GPIO,
141 .gpio70 = GPIO_MODE_NATIVE,
142 .gpio71 = GPIO_MODE_NATIVE,
143 .gpio72 = GPIO_MODE_GPIO,
144 .gpio73 = GPIO_MODE_NATIVE,
145 .gpio74 = GPIO_MODE_NATIVE,
146 .gpio75 = GPIO_MODE_NATIVE,
147};
148
149static const struct pch_gpio_set3 pch_gpio_set3_direction = {
150 .gpio68 = GPIO_DIR_INPUT,
151 .gpio69 = GPIO_DIR_INPUT,
152 .gpio72 = GPIO_DIR_INPUT,
153};
154
155static const struct pch_gpio_set3 pch_gpio_set3_level = {
156};
157
158static const struct pch_gpio_set3 pch_gpio_set3_reset = {
159};
160
161const struct pch_gpio_map mainboard_gpio_map = {
162 .set1 = {
163 .mode = &pch_gpio_set1_mode,
164 .direction = &pch_gpio_set1_direction,
165 .level = &pch_gpio_set1_level,
166 .blink = &pch_gpio_set1_blink,
167 .invert = &pch_gpio_set1_invert,
168 .reset = &pch_gpio_set1_reset,
169 },
170 .set2 = {
171 .mode = &pch_gpio_set2_mode,
172 .direction = &pch_gpio_set2_direction,
173 .level = &pch_gpio_set2_level,
174 .reset = &pch_gpio_set2_reset,
175 },
176 .set3 = {
177 .mode = &pch_gpio_set3_mode,
178 .direction = &pch_gpio_set3_direction,
179 .level = &pch_gpio_set3_level,
180 .reset = &pch_gpio_set3_reset,
181 },
182};