Gitiles
Code Review Sign In
review.coreboot.org / coreboot / b5df65a9aaee50421913ace6d7a4b35e0ddff676 / . / src / mainboard / supermicro / x9sae / gpio.c
blob: 6cb163f34d88e6b7ef45ad47848edaba7ded7043 [file] [log] [blame]
Bill XIEd00febc2021-08-26 19:12:13 +0800[diff] [blame]1/* SPDX-License-Identifier: GPL-2.0-only */
2
3#include <southbridge/intel/common/gpio.h>
4
5static const struct pch_gpio_set1 pch_gpio_set1_mode = {
6 .gpio0 = GPIO_MODE_GPIO,
7 .gpio1 = GPIO_MODE_GPIO,
8 .gpio2 = GPIO_MODE_NATIVE,
9 .gpio3 = GPIO_MODE_NATIVE,
10 .gpio4 = GPIO_MODE_NATIVE,
11 .gpio5 = GPIO_MODE_NATIVE,
12 .gpio6 = GPIO_MODE_GPIO,
13 .gpio7 = GPIO_MODE_GPIO,
14 .gpio8 = GPIO_MODE_GPIO,
15 .gpio9 = GPIO_MODE_NATIVE,
16 .gpio10 = GPIO_MODE_NATIVE,
17 .gpio11 = GPIO_MODE_NATIVE,
18 .gpio12 = GPIO_MODE_NATIVE,
19 .gpio13 = GPIO_MODE_GPIO,
20 .gpio14 = GPIO_MODE_GPIO,
21 .gpio15 = GPIO_MODE_GPIO,
22 .gpio16 = GPIO_MODE_GPIO,
23 .gpio17 = GPIO_MODE_GPIO,
24 .gpio18 = GPIO_MODE_NATIVE,
25 .gpio19 = GPIO_MODE_NATIVE,
26 .gpio20 = GPIO_MODE_NATIVE,
27 .gpio21 = GPIO_MODE_GPIO,
28 .gpio22 = GPIO_MODE_NATIVE,
29 .gpio23 = GPIO_MODE_NATIVE,
30 .gpio24 = GPIO_MODE_GPIO,
31 .gpio25 = GPIO_MODE_NATIVE,
32 .gpio26 = GPIO_MODE_NATIVE,
33 .gpio27 = GPIO_MODE_GPIO,
34 .gpio28 = GPIO_MODE_GPIO,
35 .gpio29 = GPIO_MODE_GPIO,
36 .gpio30 = GPIO_MODE_NATIVE,
37 .gpio31 = GPIO_MODE_GPIO,
38};
39
40static const struct pch_gpio_set1 pch_gpio_set1_direction = {
41 .gpio0 = GPIO_DIR_INPUT,
42 .gpio1 = GPIO_DIR_INPUT,
43 .gpio6 = GPIO_DIR_INPUT,
44 .gpio7 = GPIO_DIR_INPUT,
45 .gpio8 = GPIO_DIR_INPUT,
46 .gpio13 = GPIO_DIR_INPUT,
47 .gpio14 = GPIO_DIR_OUTPUT,
48 .gpio15 = GPIO_DIR_INPUT,
49 .gpio16 = GPIO_DIR_INPUT,
50 .gpio17 = GPIO_DIR_INPUT,
51 .gpio21 = GPIO_DIR_OUTPUT,
52 .gpio24 = GPIO_DIR_OUTPUT,
53 .gpio27 = GPIO_DIR_OUTPUT,
54 .gpio28 = GPIO_DIR_OUTPUT,
55 .gpio29 = GPIO_DIR_OUTPUT,
56 .gpio31 = GPIO_DIR_INPUT,
57};
58
59static const struct pch_gpio_set1 pch_gpio_set1_level = {
60 .gpio14 = GPIO_LEVEL_LOW,
61 .gpio21 = GPIO_LEVEL_HIGH,
62 .gpio24 = GPIO_LEVEL_HIGH,
63 .gpio27 = GPIO_LEVEL_HIGH,
64 .gpio28 = GPIO_LEVEL_LOW,
65 .gpio29 = GPIO_LEVEL_HIGH,
66};
67
68static const struct pch_gpio_set1 pch_gpio_set1_reset = {
69};
70
71static const struct pch_gpio_set1 pch_gpio_set1_invert = {
72 .gpio0 = GPIO_INVERT,
73 .gpio1 = GPIO_INVERT,
74 .gpio8 = GPIO_INVERT,
75 .gpio13 = GPIO_INVERT,
76};
77
78static const struct pch_gpio_set1 pch_gpio_set1_blink = {
79};
80
81static const struct pch_gpio_set2 pch_gpio_set2_mode = {
82 .gpio32 = GPIO_MODE_GPIO,
83 .gpio33 = GPIO_MODE_GPIO,
84 .gpio34 = GPIO_MODE_GPIO,
85 .gpio35 = GPIO_MODE_GPIO,
86 .gpio36 = GPIO_MODE_NATIVE,
87 .gpio37 = GPIO_MODE_NATIVE,
88 .gpio38 = GPIO_MODE_NATIVE,
89 .gpio39 = GPIO_MODE_NATIVE,
90 .gpio40 = GPIO_MODE_NATIVE,
91 .gpio41 = GPIO_MODE_NATIVE,
92 .gpio42 = GPIO_MODE_NATIVE,
93 .gpio43 = GPIO_MODE_NATIVE,
94 .gpio44 = GPIO_MODE_GPIO,
95 .gpio45 = GPIO_MODE_GPIO,
96 .gpio46 = GPIO_MODE_GPIO,
97 .gpio47 = GPIO_MODE_NATIVE,
98 .gpio48 = GPIO_MODE_NATIVE,
99 .gpio49 = GPIO_MODE_GPIO,
100 .gpio50 = GPIO_MODE_NATIVE,
101 .gpio51 = GPIO_MODE_NATIVE,
102 .gpio52 = GPIO_MODE_NATIVE,
103 .gpio53 = GPIO_MODE_NATIVE,
104 .gpio54 = GPIO_MODE_NATIVE,
105 .gpio55 = GPIO_MODE_NATIVE,
106 .gpio56 = GPIO_MODE_NATIVE,
107 .gpio57 = GPIO_MODE_GPIO,
108 .gpio58 = GPIO_MODE_NATIVE,
109 .gpio59 = GPIO_MODE_NATIVE,
110 .gpio60 = GPIO_MODE_NATIVE,
111 .gpio61 = GPIO_MODE_NATIVE,
112 .gpio62 = GPIO_MODE_NATIVE,
113 .gpio63 = GPIO_MODE_NATIVE,
114};
115
116static const struct pch_gpio_set2 pch_gpio_set2_direction = {
117 .gpio32 = GPIO_DIR_OUTPUT,
118 .gpio33 = GPIO_DIR_OUTPUT,
119 .gpio34 = GPIO_DIR_INPUT,
120 .gpio35 = GPIO_DIR_OUTPUT,
121 .gpio44 = GPIO_DIR_OUTPUT,
122 .gpio45 = GPIO_DIR_OUTPUT,
123 .gpio46 = GPIO_DIR_OUTPUT,
124 .gpio49 = GPIO_DIR_INPUT,
125 .gpio57 = GPIO_DIR_INPUT,
126};
127
128static const struct pch_gpio_set2 pch_gpio_set2_level = {
129 .gpio32 = GPIO_LEVEL_HIGH,
130 .gpio33 = GPIO_LEVEL_HIGH,
131 .gpio35 = GPIO_LEVEL_HIGH,
132 .gpio44 = GPIO_LEVEL_HIGH,
133 .gpio45 = GPIO_LEVEL_HIGH,
134 .gpio46 = GPIO_LEVEL_HIGH,
135};
136
137static const struct pch_gpio_set2 pch_gpio_set2_reset = {
138};
139
140static const struct pch_gpio_set3 pch_gpio_set3_mode = {
141 .gpio64 = GPIO_MODE_NATIVE,
142 .gpio65 = GPIO_MODE_NATIVE,
143 .gpio66 = GPIO_MODE_NATIVE,
144 .gpio67 = GPIO_MODE_NATIVE,
145 .gpio68 = GPIO_MODE_GPIO,
146 .gpio69 = GPIO_MODE_GPIO,
147 .gpio70 = GPIO_MODE_GPIO,
148 .gpio71 = GPIO_MODE_GPIO,
149 .gpio72 = GPIO_MODE_GPIO,
150 .gpio73 = GPIO_MODE_NATIVE,
151 .gpio74 = GPIO_MODE_NATIVE,
152 .gpio75 = GPIO_MODE_NATIVE,
153};
154
155static const struct pch_gpio_set3 pch_gpio_set3_direction = {
156 .gpio68 = GPIO_DIR_INPUT,
157 .gpio69 = GPIO_DIR_INPUT,
158 .gpio70 = GPIO_DIR_INPUT,
159 .gpio71 = GPIO_DIR_INPUT,
160 .gpio72 = GPIO_DIR_INPUT,
161};
162
163static const struct pch_gpio_set3 pch_gpio_set3_level = {
164};
165
166static const struct pch_gpio_set3 pch_gpio_set3_reset = {
167};
168
169const struct pch_gpio_map mainboard_gpio_map = {
170 .set1 = {
171 .mode = &pch_gpio_set1_mode,
172 .direction = &pch_gpio_set1_direction,
173 .level = &pch_gpio_set1_level,
174 .blink = &pch_gpio_set1_blink,
175 .invert = &pch_gpio_set1_invert,
176 .reset = &pch_gpio_set1_reset,
177 },
178 .set2 = {
179 .mode = &pch_gpio_set2_mode,
180 .direction = &pch_gpio_set2_direction,
181 .level = &pch_gpio_set2_level,
182 .reset = &pch_gpio_set2_reset,
183 },
184 .set3 = {
185 .mode = &pch_gpio_set3_mode,
186 .direction = &pch_gpio_set3_direction,
187 .level = &pch_gpio_set3_level,
188 .reset = &pch_gpio_set3_reset,
189 },
190};