Gitiles
Code Review Sign In
review.coreboot.org / coreboot / b5df65a9aaee50421913ace6d7a4b35e0ddff676 / . / src / mainboard / asrock / h77pro4-m / gpio.c
blob: 84f4564fffc024fa557ea2dd8e66c072ff6fb5a8 [file] [log] [blame]
Michael Büchler4f1378e2020-09-06 19:59:18 +0200[diff] [blame]1/* SPDX-License-Identifier: GPL-2.0-only */
2
3#include <southbridge/intel/common/gpio.h>
4
5static const struct pch_gpio_set1 pch_gpio_set1_mode = {
6 .gpio0 = GPIO_MODE_GPIO,
7 .gpio1 = GPIO_MODE_GPIO,
8 .gpio2 = GPIO_MODE_NATIVE,
9 .gpio3 = GPIO_MODE_NATIVE,
10 .gpio4 = GPIO_MODE_NATIVE,
11 .gpio5 = GPIO_MODE_NATIVE,
12 .gpio6 = GPIO_MODE_GPIO,
13 .gpio7 = GPIO_MODE_GPIO,
14 .gpio8 = GPIO_MODE_GPIO,
15 .gpio9 = GPIO_MODE_NATIVE,
16 .gpio10 = GPIO_MODE_NATIVE,
17 .gpio11 = GPIO_MODE_NATIVE,
18 .gpio12 = GPIO_MODE_GPIO,
19 .gpio13 = GPIO_MODE_GPIO,
20 .gpio14 = GPIO_MODE_NATIVE,
21 .gpio15 = GPIO_MODE_GPIO,
22 .gpio16 = GPIO_MODE_GPIO,
23 .gpio17 = GPIO_MODE_GPIO,
24 .gpio18 = GPIO_MODE_NATIVE,
25 .gpio19 = GPIO_MODE_NATIVE,
26 .gpio20 = GPIO_MODE_NATIVE,
27 .gpio21 = GPIO_MODE_NATIVE,
28 .gpio22 = GPIO_MODE_NATIVE,
29 .gpio23 = GPIO_MODE_NATIVE,
30 .gpio24 = GPIO_MODE_GPIO,
31 .gpio25 = GPIO_MODE_NATIVE,
32 .gpio26 = GPIO_MODE_NATIVE,
33 .gpio27 = GPIO_MODE_GPIO,
34 .gpio28 = GPIO_MODE_GPIO,
35 .gpio29 = GPIO_MODE_GPIO,
36 .gpio30 = GPIO_MODE_NATIVE,
37 .gpio31 = GPIO_MODE_GPIO,
38};
39
40static const struct pch_gpio_set1 pch_gpio_set1_direction = {
41 .gpio0 = GPIO_DIR_INPUT,
42 .gpio1 = GPIO_DIR_INPUT,
43 .gpio6 = GPIO_DIR_INPUT,
44 .gpio7 = GPIO_DIR_INPUT,
45 .gpio8 = GPIO_DIR_OUTPUT,
46 .gpio12 = GPIO_DIR_OUTPUT,
47 .gpio13 = GPIO_DIR_INPUT,
48 .gpio15 = GPIO_DIR_OUTPUT,
49 .gpio16 = GPIO_DIR_INPUT,
50 .gpio17 = GPIO_DIR_INPUT,
51 .gpio24 = GPIO_DIR_OUTPUT,
52 .gpio27 = GPIO_DIR_INPUT,
53 .gpio28 = GPIO_DIR_OUTPUT,
54 .gpio29 = GPIO_DIR_OUTPUT,
55 .gpio31 = GPIO_DIR_INPUT,
56};
57
58static const struct pch_gpio_set1 pch_gpio_set1_level = {
59 .gpio8 = GPIO_LEVEL_HIGH,
60 .gpio12 = GPIO_LEVEL_HIGH,
61 .gpio15 = GPIO_LEVEL_LOW,
62 .gpio24 = GPIO_LEVEL_LOW,
63 .gpio28 = GPIO_LEVEL_LOW,
64 .gpio29 = GPIO_LEVEL_HIGH,
65};
66
67static const struct pch_gpio_set1 pch_gpio_set1_reset = {
68};
69
70static const struct pch_gpio_set1 pch_gpio_set1_invert = {
71 .gpio13 = GPIO_INVERT,
72};
73
74static const struct pch_gpio_set1 pch_gpio_set1_blink = {
75};
76
77static const struct pch_gpio_set2 pch_gpio_set2_mode = {
78 .gpio32 = GPIO_MODE_GPIO,
79 .gpio33 = GPIO_MODE_GPIO,
80 .gpio34 = GPIO_MODE_GPIO,
81 .gpio35 = GPIO_MODE_NATIVE,
82 .gpio36 = GPIO_MODE_NATIVE,
83 .gpio37 = GPIO_MODE_NATIVE,
84 .gpio38 = GPIO_MODE_NATIVE,
85 .gpio39 = GPIO_MODE_NATIVE,
86 .gpio40 = GPIO_MODE_NATIVE,
87 .gpio41 = GPIO_MODE_NATIVE,
88 .gpio42 = GPIO_MODE_NATIVE,
89 .gpio43 = GPIO_MODE_NATIVE,
90 .gpio44 = GPIO_MODE_NATIVE,
91 .gpio45 = GPIO_MODE_NATIVE,
92 .gpio46 = GPIO_MODE_NATIVE,
93 .gpio47 = GPIO_MODE_NATIVE,
94 .gpio48 = GPIO_MODE_NATIVE,
95 .gpio49 = GPIO_MODE_GPIO,
96 .gpio50 = GPIO_MODE_NATIVE,
97 .gpio51 = GPIO_MODE_NATIVE,
98 .gpio52 = GPIO_MODE_NATIVE,
99 .gpio53 = GPIO_MODE_NATIVE,
100 .gpio54 = GPIO_MODE_NATIVE,
101 .gpio55 = GPIO_MODE_NATIVE,
102 .gpio56 = GPIO_MODE_NATIVE,
103 .gpio57 = GPIO_MODE_GPIO,
104 .gpio58 = GPIO_MODE_NATIVE,
105 .gpio59 = GPIO_MODE_NATIVE,
106 .gpio60 = GPIO_MODE_NATIVE,
107 .gpio61 = GPIO_MODE_NATIVE,
108 .gpio62 = GPIO_MODE_NATIVE,
109 .gpio63 = GPIO_MODE_NATIVE,
110};
111
112static const struct pch_gpio_set2 pch_gpio_set2_direction = {
113 .gpio32 = GPIO_DIR_OUTPUT,
114 .gpio33 = GPIO_DIR_OUTPUT,
115 .gpio34 = GPIO_DIR_INPUT,
116 .gpio49 = GPIO_DIR_INPUT,
117 .gpio57 = GPIO_DIR_INPUT,
118};
119
120static const struct pch_gpio_set2 pch_gpio_set2_level = {
121 .gpio32 = GPIO_LEVEL_HIGH,
122 .gpio33 = GPIO_LEVEL_HIGH,
123};
124
125static const struct pch_gpio_set2 pch_gpio_set2_reset = {
126};
127
128static const struct pch_gpio_set3 pch_gpio_set3_mode = {
129 .gpio64 = GPIO_MODE_NATIVE,
130 .gpio65 = GPIO_MODE_NATIVE,
131 .gpio66 = GPIO_MODE_NATIVE,
132 .gpio67 = GPIO_MODE_NATIVE,
133 .gpio68 = GPIO_MODE_GPIO,
134 .gpio69 = GPIO_MODE_GPIO,
135 .gpio70 = GPIO_MODE_NATIVE,
136 .gpio71 = GPIO_MODE_NATIVE,
137 .gpio72 = GPIO_MODE_GPIO,
138 .gpio73 = GPIO_MODE_NATIVE,
139 .gpio74 = GPIO_MODE_NATIVE,
140 .gpio75 = GPIO_MODE_NATIVE,
141};
142
143static const struct pch_gpio_set3 pch_gpio_set3_direction = {
144 .gpio68 = GPIO_DIR_INPUT,
145 .gpio69 = GPIO_DIR_INPUT,
146 .gpio72 = GPIO_DIR_INPUT,
147};
148
149static const struct pch_gpio_set3 pch_gpio_set3_level = {
150};
151
152static const struct pch_gpio_set3 pch_gpio_set3_reset = {
153};
154
155const struct pch_gpio_map mainboard_gpio_map = {
156 .set1 = {
157 .mode = &pch_gpio_set1_mode,
158 .direction = &pch_gpio_set1_direction,
159 .level = &pch_gpio_set1_level,
160 .blink = &pch_gpio_set1_blink,
161 .invert = &pch_gpio_set1_invert,
162 .reset = &pch_gpio_set1_reset,
163 },
164 .set2 = {
165 .mode = &pch_gpio_set2_mode,
166 .direction = &pch_gpio_set2_direction,
167 .level = &pch_gpio_set2_level,
168 .reset = &pch_gpio_set2_reset,
169 },
170 .set3 = {
171 .mode = &pch_gpio_set3_mode,
172 .direction = &pch_gpio_set3_direction,
173 .level = &pch_gpio_set3_level,
174 .reset = &pch_gpio_set3_reset,
175 },
176};