Gitiles
Code Review Sign In
review.coreboot.org / coreboot / b5df65a9aaee50421913ace6d7a4b35e0ddff676 / . / src / mainboard / asrock / b75pro3-m / gpio.c
blob: 816fdbf33f2bf73e12bbb62d4a5971d445d42319 [file] [log] [blame]
Angel Pons09481b12020-04-03 01:21:13 +0200[diff] [blame]1/* SPDX-License-Identifier: GPL-2.0-only */
Iru Cai928c6c62017-06-15 18:18:51 +0800[diff] [blame]2
3#include <southbridge/intel/common/gpio.h>
4
5static const struct pch_gpio_set1 pch_gpio_set1_mode = {
6 .gpio0 = GPIO_MODE_GPIO,
7 .gpio1 = GPIO_MODE_GPIO,
8 .gpio2 = GPIO_MODE_NATIVE,
9 .gpio3 = GPIO_MODE_NATIVE,
10 .gpio4 = GPIO_MODE_NATIVE,
11 .gpio5 = GPIO_MODE_NATIVE,
12 .gpio6 = GPIO_MODE_GPIO,
13 .gpio7 = GPIO_MODE_GPIO,
14 .gpio8 = GPIO_MODE_GPIO,
15 .gpio9 = GPIO_MODE_NATIVE,
16 .gpio10 = GPIO_MODE_NATIVE,
17 .gpio11 = GPIO_MODE_NATIVE,
18 .gpio12 = GPIO_MODE_GPIO,
19 .gpio13 = GPIO_MODE_GPIO,
20 .gpio14 = GPIO_MODE_NATIVE,
21 .gpio15 = GPIO_MODE_GPIO,
22 .gpio16 = GPIO_MODE_GPIO,
23 .gpio17 = GPIO_MODE_GPIO,
24 .gpio18 = GPIO_MODE_NATIVE,
25 .gpio19 = GPIO_MODE_NATIVE,
26 .gpio20 = GPIO_MODE_NATIVE,
27 .gpio21 = GPIO_MODE_NATIVE,
28 .gpio22 = GPIO_MODE_NATIVE,
29 .gpio23 = GPIO_MODE_NATIVE,
30 .gpio24 = GPIO_MODE_GPIO,
31 .gpio25 = GPIO_MODE_NATIVE,
32 .gpio26 = GPIO_MODE_NATIVE,
33 .gpio27 = GPIO_MODE_GPIO,
34 .gpio28 = GPIO_MODE_GPIO,
35 .gpio29 = GPIO_MODE_GPIO,
36 .gpio30 = GPIO_MODE_NATIVE,
37 .gpio31 = GPIO_MODE_GPIO,
38};
39
40static const struct pch_gpio_set1 pch_gpio_set1_direction = {
41 .gpio0 = GPIO_DIR_INPUT,
42 .gpio1 = GPIO_DIR_INPUT,
43 .gpio6 = GPIO_DIR_INPUT,
44 .gpio7 = GPIO_DIR_INPUT,
45 .gpio8 = GPIO_DIR_INPUT,
46 .gpio12 = GPIO_DIR_OUTPUT,
47 .gpio13 = GPIO_DIR_INPUT,
48 .gpio15 = GPIO_DIR_OUTPUT,
49 .gpio16 = GPIO_DIR_INPUT,
50 .gpio17 = GPIO_DIR_INPUT,
51 .gpio24 = GPIO_DIR_OUTPUT,
52 .gpio27 = GPIO_DIR_INPUT,
53 .gpio28 = GPIO_DIR_OUTPUT,
54 .gpio29 = GPIO_DIR_OUTPUT,
55 .gpio31 = GPIO_DIR_INPUT,
56};
57
58static const struct pch_gpio_set1 pch_gpio_set1_level = {
59 .gpio12 = GPIO_LEVEL_HIGH,
60 .gpio15 = GPIO_LEVEL_LOW,
61 .gpio24 = GPIO_LEVEL_LOW,
62 .gpio28 = GPIO_LEVEL_LOW,
63 .gpio29 = GPIO_LEVEL_HIGH,
64};
65
66static const struct pch_gpio_set1 pch_gpio_set1_reset = {
67};
68
69static const struct pch_gpio_set1 pch_gpio_set1_invert = {
70 .gpio13 = GPIO_INVERT,
71};
72
73static const struct pch_gpio_set1 pch_gpio_set1_blink = {
74};
75
76static const struct pch_gpio_set2 pch_gpio_set2_mode = {
77 .gpio32 = GPIO_MODE_GPIO,
78 .gpio33 = GPIO_MODE_GPIO,
79 .gpio34 = GPIO_MODE_GPIO,
80 .gpio35 = GPIO_MODE_NATIVE,
81 .gpio36 = GPIO_MODE_NATIVE,
82 .gpio37 = GPIO_MODE_NATIVE,
83 .gpio38 = GPIO_MODE_NATIVE,
84 .gpio39 = GPIO_MODE_NATIVE,
85 .gpio40 = GPIO_MODE_NATIVE,
86 .gpio41 = GPIO_MODE_NATIVE,
87 .gpio42 = GPIO_MODE_NATIVE,
88 .gpio43 = GPIO_MODE_NATIVE,
89 .gpio44 = GPIO_MODE_NATIVE,
90 .gpio45 = GPIO_MODE_NATIVE,
91 .gpio46 = GPIO_MODE_NATIVE,
92 .gpio47 = GPIO_MODE_NATIVE,
93 .gpio48 = GPIO_MODE_NATIVE,
94 .gpio49 = GPIO_MODE_GPIO,
95 .gpio50 = GPIO_MODE_NATIVE,
96 .gpio51 = GPIO_MODE_NATIVE,
97 .gpio52 = GPIO_MODE_NATIVE,
98 .gpio53 = GPIO_MODE_NATIVE,
99 .gpio54 = GPIO_MODE_NATIVE,
100 .gpio55 = GPIO_MODE_NATIVE,
101 .gpio56 = GPIO_MODE_NATIVE,
102 .gpio57 = GPIO_MODE_GPIO,
103 .gpio58 = GPIO_MODE_NATIVE,
104 .gpio59 = GPIO_MODE_NATIVE,
105 .gpio60 = GPIO_MODE_NATIVE,
106 .gpio61 = GPIO_MODE_NATIVE,
107 .gpio62 = GPIO_MODE_NATIVE,
108 .gpio63 = GPIO_MODE_NATIVE,
109};
110
111static const struct pch_gpio_set2 pch_gpio_set2_direction = {
112 .gpio32 = GPIO_DIR_OUTPUT,
113 .gpio33 = GPIO_DIR_OUTPUT,
114 .gpio34 = GPIO_DIR_INPUT,
115 .gpio49 = GPIO_DIR_INPUT,
116 .gpio57 = GPIO_DIR_INPUT,
117};
118
119static const struct pch_gpio_set2 pch_gpio_set2_level = {
120 .gpio32 = GPIO_LEVEL_HIGH,
121 .gpio33 = GPIO_LEVEL_HIGH,
122};
123
124static const struct pch_gpio_set2 pch_gpio_set2_reset = {
125};
126
127static const struct pch_gpio_set3 pch_gpio_set3_mode = {
128 .gpio64 = GPIO_MODE_NATIVE,
129 .gpio65 = GPIO_MODE_NATIVE,
130 .gpio66 = GPIO_MODE_NATIVE,
131 .gpio67 = GPIO_MODE_NATIVE,
132 .gpio68 = GPIO_MODE_GPIO,
133 .gpio69 = GPIO_MODE_GPIO,
134 .gpio70 = GPIO_MODE_NATIVE,
135 .gpio71 = GPIO_MODE_NATIVE,
136 .gpio72 = GPIO_MODE_GPIO,
137 .gpio73 = GPIO_MODE_NATIVE,
138 .gpio74 = GPIO_MODE_NATIVE,
139 .gpio75 = GPIO_MODE_NATIVE,
140};
141
142static const struct pch_gpio_set3 pch_gpio_set3_direction = {
143 .gpio68 = GPIO_DIR_INPUT,
144 .gpio69 = GPIO_DIR_INPUT,
145 .gpio72 = GPIO_DIR_INPUT,
146};
147
148static const struct pch_gpio_set3 pch_gpio_set3_level = {
149};
150
151static const struct pch_gpio_set3 pch_gpio_set3_reset = {
152};
153
154const struct pch_gpio_map mainboard_gpio_map = {
155 .set1 = {
156 .mode = &pch_gpio_set1_mode,
157 .direction = &pch_gpio_set1_direction,
158 .level = &pch_gpio_set1_level,
159 .blink = &pch_gpio_set1_blink,
160 .invert = &pch_gpio_set1_invert,
161 .reset = &pch_gpio_set1_reset,
162 },
163 .set2 = {
164 .mode = &pch_gpio_set2_mode,
165 .direction = &pch_gpio_set2_direction,
166 .level = &pch_gpio_set2_level,
167 .reset = &pch_gpio_set2_reset,
168 },
169 .set3 = {
170 .mode = &pch_gpio_set3_mode,
171 .direction = &pch_gpio_set3_direction,
172 .level = &pch_gpio_set3_level,
173 .reset = &pch_gpio_set3_reset,
174 },
175};