Gitiles
Code Review Sign In
review.coreboot.org / coreboot / a911b758482025d46e132eeb2ed0279b65692075 / . / src / mainboard / intel / dq67sw / gpio.c
blob: 9b50016a93527702de9b0a03fefe2edaf78890c4 [file] [log] [blame]
Michael Büchlerd98b24d2021-09-21 01:09:32 +0200[diff] [blame]1/* SPDX-License-Identifier: GPL-2.0-only */
2
3#include <southbridge/intel/common/gpio.h>
4
5static const struct pch_gpio_set1 pch_gpio_set1_mode = {
6 .gpio0 = GPIO_MODE_GPIO,
7 .gpio1 = GPIO_MODE_GPIO,
8 .gpio2 = GPIO_MODE_NATIVE,
9 .gpio3 = GPIO_MODE_GPIO,
10 .gpio4 = GPIO_MODE_GPIO,
11 .gpio5 = GPIO_MODE_GPIO,
12 .gpio6 = GPIO_MODE_GPIO,
13 .gpio7 = GPIO_MODE_GPIO,
14 .gpio8 = GPIO_MODE_GPIO,
15 .gpio9 = GPIO_MODE_GPIO,
16 .gpio10 = GPIO_MODE_NATIVE,
17 .gpio11 = GPIO_MODE_GPIO,
18 .gpio12 = GPIO_MODE_NATIVE,
19 .gpio13 = GPIO_MODE_GPIO,
20 .gpio14 = GPIO_MODE_GPIO,
21 .gpio15 = GPIO_MODE_GPIO,
22 .gpio16 = GPIO_MODE_GPIO,
23 .gpio17 = GPIO_MODE_GPIO,
24 .gpio18 = GPIO_MODE_NATIVE,
25 .gpio19 = GPIO_MODE_GPIO,
26 .gpio20 = GPIO_MODE_GPIO,
27 .gpio21 = GPIO_MODE_GPIO,
28 .gpio22 = GPIO_MODE_GPIO,
29 .gpio23 = GPIO_MODE_NATIVE,
30 .gpio24 = GPIO_MODE_GPIO,
31 .gpio25 = GPIO_MODE_NATIVE,
32 .gpio26 = GPIO_MODE_NATIVE,
33 .gpio27 = GPIO_MODE_GPIO,
34 .gpio28 = GPIO_MODE_GPIO,
35 .gpio29 = GPIO_MODE_GPIO,
36 .gpio30 = GPIO_MODE_NATIVE,
37 .gpio31 = GPIO_MODE_GPIO,
38};
39
40static const struct pch_gpio_set1 pch_gpio_set1_direction = {
41 .gpio0 = GPIO_DIR_INPUT,
42 .gpio1 = GPIO_DIR_INPUT,
43 .gpio3 = GPIO_DIR_INPUT,
44 .gpio4 = GPIO_DIR_INPUT,
45 .gpio5 = GPIO_DIR_INPUT,
46 .gpio6 = GPIO_DIR_INPUT,
47 .gpio7 = GPIO_DIR_INPUT,
48 .gpio8 = GPIO_DIR_OUTPUT,
49 .gpio9 = GPIO_DIR_OUTPUT,
50 .gpio11 = GPIO_DIR_INPUT,
51 .gpio13 = GPIO_DIR_INPUT,
52 .gpio14 = GPIO_DIR_INPUT,
53 .gpio15 = GPIO_DIR_OUTPUT,
54 .gpio16 = GPIO_DIR_INPUT,
55 .gpio17 = GPIO_DIR_INPUT,
56 .gpio19 = GPIO_DIR_INPUT,
57 .gpio20 = GPIO_DIR_INPUT,
58 .gpio21 = GPIO_DIR_INPUT,
59 .gpio22 = GPIO_DIR_INPUT,
60 .gpio24 = GPIO_DIR_OUTPUT,
61 .gpio27 = GPIO_DIR_INPUT,
62 .gpio28 = GPIO_DIR_OUTPUT,
63 .gpio29 = GPIO_DIR_OUTPUT,
64 .gpio31 = GPIO_DIR_INPUT,
65};
66
67static const struct pch_gpio_set1 pch_gpio_set1_level = {
68 .gpio8 = GPIO_LEVEL_HIGH,
69 .gpio9 = GPIO_LEVEL_HIGH,
70 .gpio15 = GPIO_LEVEL_LOW,
71 .gpio24 = GPIO_LEVEL_LOW,
72 .gpio28 = GPIO_LEVEL_LOW,
73 .gpio29 = GPIO_LEVEL_HIGH,
74};
75
76static const struct pch_gpio_set1 pch_gpio_set1_reset = {
77};
78
79static const struct pch_gpio_set1 pch_gpio_set1_invert = {
80 .gpio13 = GPIO_INVERT,
81};
82
83static const struct pch_gpio_set1 pch_gpio_set1_blink = {
84};
85
86static const struct pch_gpio_set2 pch_gpio_set2_mode = {
87 .gpio32 = GPIO_MODE_GPIO,
88 .gpio33 = GPIO_MODE_GPIO,
89 .gpio34 = GPIO_MODE_GPIO,
90 .gpio35 = GPIO_MODE_GPIO,
91 .gpio36 = GPIO_MODE_GPIO,
92 .gpio37 = GPIO_MODE_GPIO,
93 .gpio38 = GPIO_MODE_GPIO,
94 .gpio39 = GPIO_MODE_GPIO,
95 .gpio40 = GPIO_MODE_NATIVE,
96 .gpio41 = GPIO_MODE_NATIVE,
97 .gpio42 = GPIO_MODE_NATIVE,
98 .gpio43 = GPIO_MODE_NATIVE,
99 .gpio44 = GPIO_MODE_NATIVE,
100 .gpio45 = GPIO_MODE_GPIO,
101 .gpio46 = GPIO_MODE_GPIO,
102 .gpio47 = GPIO_MODE_NATIVE,
103 .gpio48 = GPIO_MODE_GPIO,
104 .gpio49 = GPIO_MODE_GPIO,
105 .gpio50 = GPIO_MODE_GPIO,
106 .gpio51 = GPIO_MODE_GPIO,
107 .gpio52 = GPIO_MODE_GPIO,
108 .gpio53 = GPIO_MODE_GPIO,
109 .gpio54 = GPIO_MODE_NATIVE,
110 .gpio55 = GPIO_MODE_NATIVE,
111 .gpio56 = GPIO_MODE_NATIVE,
112 .gpio57 = GPIO_MODE_GPIO,
113 .gpio58 = GPIO_MODE_NATIVE,
114 .gpio59 = GPIO_MODE_NATIVE,
115 .gpio60 = GPIO_MODE_NATIVE,
116 .gpio61 = GPIO_MODE_NATIVE,
117 .gpio62 = GPIO_MODE_NATIVE,
118 .gpio63 = GPIO_MODE_NATIVE,
119};
120
121static const struct pch_gpio_set2 pch_gpio_set2_direction = {
122 .gpio32 = GPIO_DIR_OUTPUT,
123 .gpio33 = GPIO_DIR_OUTPUT,
124 .gpio34 = GPIO_DIR_OUTPUT,
125 .gpio35 = GPIO_DIR_OUTPUT,
126 .gpio36 = GPIO_DIR_INPUT,
127 .gpio37 = GPIO_DIR_INPUT,
128 .gpio38 = GPIO_DIR_INPUT,
129 .gpio39 = GPIO_DIR_INPUT,
130 .gpio45 = GPIO_DIR_OUTPUT,
131 .gpio46 = GPIO_DIR_OUTPUT,
132 .gpio48 = GPIO_DIR_INPUT,
133 .gpio49 = GPIO_DIR_INPUT,
134 .gpio50 = GPIO_DIR_OUTPUT,
135 .gpio51 = GPIO_DIR_OUTPUT,
136 .gpio52 = GPIO_DIR_OUTPUT,
137 .gpio53 = GPIO_DIR_OUTPUT,
138 .gpio57 = GPIO_DIR_OUTPUT,
139};
140
141static const struct pch_gpio_set2 pch_gpio_set2_level = {
142 .gpio32 = GPIO_LEVEL_LOW,
143 .gpio33 = GPIO_LEVEL_LOW,
144 .gpio34 = GPIO_LEVEL_LOW,
145 .gpio35 = GPIO_LEVEL_LOW,
146 .gpio45 = GPIO_LEVEL_LOW,
147 .gpio46 = GPIO_LEVEL_HIGH,
148 .gpio50 = GPIO_LEVEL_HIGH,
149 .gpio51 = GPIO_LEVEL_HIGH,
150 .gpio52 = GPIO_LEVEL_HIGH,
151 .gpio53 = GPIO_LEVEL_HIGH,
152 .gpio57 = GPIO_LEVEL_HIGH,
153};
154
155static const struct pch_gpio_set2 pch_gpio_set2_reset = {
156};
157
158static const struct pch_gpio_set3 pch_gpio_set3_mode = {
159 .gpio64 = GPIO_MODE_GPIO,
160 .gpio65 = GPIO_MODE_GPIO,
161 .gpio66 = GPIO_MODE_GPIO,
162 .gpio67 = GPIO_MODE_NATIVE,
163 .gpio68 = GPIO_MODE_GPIO,
164 .gpio69 = GPIO_MODE_GPIO,
165 .gpio70 = GPIO_MODE_GPIO,
166 .gpio71 = GPIO_MODE_GPIO,
167 .gpio72 = GPIO_MODE_GPIO,
168 .gpio73 = GPIO_MODE_NATIVE,
169 .gpio74 = GPIO_MODE_NATIVE,
170 .gpio75 = GPIO_MODE_NATIVE,
171};
172
173static const struct pch_gpio_set3 pch_gpio_set3_direction = {
174 .gpio64 = GPIO_DIR_INPUT,
175 .gpio65 = GPIO_DIR_INPUT,
176 .gpio66 = GPIO_DIR_OUTPUT,
177 .gpio68 = GPIO_DIR_INPUT,
178 .gpio69 = GPIO_DIR_INPUT,
179 .gpio70 = GPIO_DIR_INPUT,
180 .gpio71 = GPIO_DIR_INPUT,
181 .gpio72 = GPIO_DIR_INPUT,
182};
183
184static const struct pch_gpio_set3 pch_gpio_set3_level = {
185 .gpio66 = GPIO_LEVEL_LOW,
186};
187
188static const struct pch_gpio_set3 pch_gpio_set3_reset = {
189};
190
191const struct pch_gpio_map mainboard_gpio_map = {
192 .set1 = {
193 .mode = &pch_gpio_set1_mode,
194 .direction = &pch_gpio_set1_direction,
195 .level = &pch_gpio_set1_level,
196 .blink = &pch_gpio_set1_blink,
197 .invert = &pch_gpio_set1_invert,
198 .reset = &pch_gpio_set1_reset,
199 },
200 .set2 = {
201 .mode = &pch_gpio_set2_mode,
202 .direction = &pch_gpio_set2_direction,
203 .level = &pch_gpio_set2_level,
204 .reset = &pch_gpio_set2_reset,
205 },
206 .set3 = {
207 .mode = &pch_gpio_set3_mode,
208 .direction = &pch_gpio_set3_direction,
209 .level = &pch_gpio_set3_level,
210 .reset = &pch_gpio_set3_reset,
211 },
212};