Gitiles
Code Review Sign In
review.coreboot.org / coreboot / a911b758482025d46e132eeb2ed0279b65692075 / . / src / mainboard / intel / dcp847ske / gpio.c
blob: 261cf803428bb1bac56524ec40a809074b253bef [file] [log] [blame]
Angel Pons60ec3652020-04-03 01:22:13 +0200[diff] [blame]1/* SPDX-License-Identifier: GPL-2.0-only */
Tobias Diedrich7a952042017-12-03 10:09:28 +0100[diff] [blame]2
3#include <southbridge/intel/common/gpio.h>
4
5static const struct pch_gpio_set1 pch_gpio_set1_mode = {
6 .gpio0 = GPIO_MODE_NATIVE,
7 .gpio1 = GPIO_MODE_GPIO,
8 .gpio2 = GPIO_MODE_GPIO,
9 .gpio3 = GPIO_MODE_GPIO,
10 .gpio4 = GPIO_MODE_GPIO,
11 .gpio5 = GPIO_MODE_NATIVE,
12 .gpio6 = GPIO_MODE_GPIO,
13 .gpio7 = GPIO_MODE_GPIO,
14 .gpio8 = GPIO_MODE_GPIO,
15 .gpio9 = GPIO_MODE_NATIVE,
16 .gpio10 = GPIO_MODE_NATIVE,
17 .gpio11 = GPIO_MODE_NATIVE,
18 .gpio12 = GPIO_MODE_NATIVE,
19 .gpio13 = GPIO_MODE_NATIVE,
20 .gpio14 = GPIO_MODE_NATIVE,
21 .gpio15 = GPIO_MODE_GPIO,
22 .gpio16 = GPIO_MODE_NATIVE,
23 .gpio17 = GPIO_MODE_GPIO,
24 .gpio18 = GPIO_MODE_NATIVE,
25 .gpio19 = GPIO_MODE_NATIVE,
26 .gpio20 = GPIO_MODE_GPIO,
27 .gpio21 = GPIO_MODE_NATIVE,
28 .gpio22 = GPIO_MODE_GPIO,
29 .gpio23 = GPIO_MODE_NATIVE,
30 .gpio24 = GPIO_MODE_GPIO,
31 .gpio25 = GPIO_MODE_NATIVE,
32 .gpio26 = GPIO_MODE_NATIVE,
33 .gpio27 = GPIO_MODE_GPIO,
34 .gpio28 = GPIO_MODE_GPIO,
35 .gpio29 = GPIO_MODE_GPIO,
36 .gpio30 = GPIO_MODE_NATIVE,
37 .gpio31 = GPIO_MODE_NATIVE,
38};
39
40static const struct pch_gpio_set1 pch_gpio_set1_direction = {
41 .gpio1 = GPIO_DIR_INPUT,
42 .gpio2 = GPIO_DIR_INPUT,
43 .gpio3 = GPIO_DIR_INPUT,
44 .gpio4 = GPIO_DIR_INPUT,
45 .gpio6 = GPIO_DIR_INPUT,
46 .gpio7 = GPIO_DIR_INPUT,
47 .gpio8 = GPIO_DIR_OUTPUT,
48 .gpio15 = GPIO_DIR_OUTPUT,
49 .gpio17 = GPIO_DIR_INPUT,
50 .gpio20 = GPIO_DIR_INPUT,
51 .gpio22 = GPIO_DIR_INPUT, /* BIOS jumper: 1 = normal, 0 = setup */
52 .gpio24 = GPIO_DIR_OUTPUT,
53 .gpio27 = GPIO_DIR_OUTPUT,
54 .gpio28 = GPIO_DIR_OUTPUT,
55 .gpio29 = GPIO_DIR_OUTPUT,
56};
57
58/*
59 * GPIO8: RAM voltage: LOW: 1.5V, HIGH: 1.35V
60 * GPIO27: Set to HIGH on S3/S4/S5 by original fw dsdt.
61 * GPIO29: Actually NATIVE? Can't clear, stays 1.
62 * SLP_LAN# is affected by soft-strap according to docs.
63 * Others: No visible effect when toggling.
64 */
65static const struct pch_gpio_set1 pch_gpio_set1_level = {
66 .gpio8 = GPIO_LEVEL_LOW,
67 .gpio15 = GPIO_LEVEL_HIGH,
68 .gpio24 = GPIO_LEVEL_HIGH,
69 .gpio27 = GPIO_LEVEL_LOW,
70 .gpio28 = GPIO_LEVEL_HIGH,
71 .gpio29 = GPIO_LEVEL_HIGH,
72};
73
74static const struct pch_gpio_set1 pch_gpio_set1_reset = {
75 .gpio30 = GPIO_RESET_RSMRST,
76};
77
78static const struct pch_gpio_set1 pch_gpio_set1_invert = {
79};
80
81static const struct pch_gpio_set1 pch_gpio_set1_blink = {
82};
83
84static const struct pch_gpio_set2 pch_gpio_set2_mode = {
85 .gpio32 = GPIO_MODE_NATIVE,
86 .gpio33 = GPIO_MODE_NATIVE,
87 .gpio34 = GPIO_MODE_GPIO,
88 .gpio35 = GPIO_MODE_GPIO,
89 .gpio36 = GPIO_MODE_GPIO,
90 .gpio37 = GPIO_MODE_GPIO,
91 .gpio38 = GPIO_MODE_GPIO,
92 .gpio39 = GPIO_MODE_GPIO,
93 .gpio40 = GPIO_MODE_NATIVE,
94 .gpio41 = GPIO_MODE_NATIVE,
95 .gpio42 = GPIO_MODE_NATIVE,
96 .gpio43 = GPIO_MODE_NATIVE,
97 .gpio44 = GPIO_MODE_NATIVE,
98 .gpio45 = GPIO_MODE_NATIVE,
99 .gpio46 = GPIO_MODE_NATIVE,
100 .gpio47 = GPIO_MODE_NATIVE,
101 .gpio48 = GPIO_MODE_GPIO,
102 .gpio49 = GPIO_MODE_GPIO,
103 .gpio50 = GPIO_MODE_NATIVE,
104 .gpio51 = GPIO_MODE_NATIVE,
105 .gpio52 = GPIO_MODE_NATIVE,
106 .gpio53 = GPIO_MODE_GPIO,
107 .gpio54 = GPIO_MODE_NATIVE,
108 .gpio55 = GPIO_MODE_GPIO,
109 .gpio56 = GPIO_MODE_NATIVE,
110 .gpio57 = GPIO_MODE_GPIO,
111 .gpio58 = GPIO_MODE_NATIVE,
112 .gpio59 = GPIO_MODE_NATIVE,
113 .gpio60 = GPIO_MODE_NATIVE,
114 .gpio61 = GPIO_MODE_NATIVE,
115 .gpio62 = GPIO_MODE_NATIVE,
116 .gpio63 = GPIO_MODE_NATIVE,
117};
118
119static const struct pch_gpio_set2 pch_gpio_set2_direction = {
120 .gpio34 = GPIO_DIR_OUTPUT,
121 .gpio35 = GPIO_DIR_INPUT, /* mSATA presence detect */
122 .gpio36 = GPIO_DIR_INPUT,
123 .gpio37 = GPIO_DIR_OUTPUT,
124 .gpio38 = GPIO_DIR_INPUT,
125 .gpio39 = GPIO_DIR_INPUT,
126 .gpio48 = GPIO_DIR_INPUT,
127 .gpio49 = GPIO_DIR_INPUT,
128 .gpio53 = GPIO_DIR_OUTPUT,
129 .gpio55 = GPIO_DIR_OUTPUT,
130 .gpio57 = GPIO_DIR_INPUT,
131};
132
133static const struct pch_gpio_set2 pch_gpio_set2_level = {
134 .gpio34 = GPIO_LEVEL_LOW,
135 .gpio37 = GPIO_LEVEL_LOW,
136 .gpio53 = GPIO_LEVEL_HIGH,
137 .gpio55 = GPIO_LEVEL_LOW,
138};
139
140static const struct pch_gpio_set2 pch_gpio_set2_reset = {
141};
142
143static const struct pch_gpio_set3 pch_gpio_set3_mode = {
144 .gpio64 = GPIO_MODE_NATIVE,
145 .gpio65 = GPIO_MODE_NATIVE,
146 .gpio66 = GPIO_MODE_GPIO,
147 .gpio67 = GPIO_MODE_GPIO,
148 .gpio68 = GPIO_MODE_GPIO,
149 .gpio69 = GPIO_MODE_GPIO,
150 .gpio70 = GPIO_MODE_NATIVE,
151 .gpio71 = GPIO_MODE_NATIVE,
152 .gpio72 = GPIO_MODE_NATIVE,
153 .gpio73 = GPIO_MODE_NATIVE,
154 .gpio74 = GPIO_MODE_NATIVE,
155 .gpio75 = GPIO_MODE_NATIVE,
156};
157
158static const struct pch_gpio_set3 pch_gpio_set3_direction = {
159 .gpio66 = GPIO_DIR_OUTPUT,
160 .gpio67 = GPIO_DIR_INPUT,
161 .gpio68 = GPIO_DIR_OUTPUT,
162 .gpio69 = GPIO_DIR_INPUT,
163};
164
165static const struct pch_gpio_set3 pch_gpio_set3_level = {
166 .gpio66 = GPIO_LEVEL_LOW,
167 .gpio68 = GPIO_LEVEL_HIGH,
168};
169
170static const struct pch_gpio_set3 pch_gpio_set3_reset = {
171};
172
173const struct pch_gpio_map mainboard_gpio_map = {
174 .set1 = {
175 .mode = &pch_gpio_set1_mode,
176 .direction = &pch_gpio_set1_direction,
177 .level = &pch_gpio_set1_level,
178 .blink = &pch_gpio_set1_blink,
179 .invert = &pch_gpio_set1_invert,
180 .reset = &pch_gpio_set1_reset,
181 },
182 .set2 = {
183 .mode = &pch_gpio_set2_mode,
184 .direction = &pch_gpio_set2_direction,
185 .level = &pch_gpio_set2_level,
186 .reset = &pch_gpio_set2_reset,
187 },
188 .set3 = {
189 .mode = &pch_gpio_set3_mode,
190 .direction = &pch_gpio_set3_direction,
191 .level = &pch_gpio_set3_level,
192 .reset = &pch_gpio_set3_reset,
193 },
194};