Gitiles
Code Review Sign In
review.coreboot.org / coreboot / a70493d5b2edadc221f59582aaaba96c72e304fc / . / src / mainboard / hp / pro_3500_series / gpio.c
blob: 3ab365fbf22e66954233047edbc9381d28f4a350 [file] [log] [blame]
Joel Linna70493d2024-03-02 13:59:52 +0100[diff] [blame^]1/* SPDX-License-Identifier: GPL-2.0-only */
2
3#include <southbridge/intel/common/gpio.h>
4
5static const struct pch_gpio_set1 pch_gpio_set1_mode = {
6 .gpio0 = GPIO_MODE_GPIO,
7 .gpio1 = GPIO_MODE_GPIO,
8 .gpio2 = GPIO_MODE_NATIVE,
9 .gpio3 = GPIO_MODE_NATIVE,
10 .gpio4 = GPIO_MODE_NATIVE,
11 .gpio5 = GPIO_MODE_NATIVE,
12 .gpio6 = GPIO_MODE_GPIO,
13 .gpio7 = GPIO_MODE_GPIO,
14 .gpio8 = GPIO_MODE_GPIO,
15 .gpio9 = GPIO_MODE_NATIVE,
16 .gpio10 = GPIO_MODE_NATIVE,
17 .gpio11 = GPIO_MODE_NATIVE,
18 .gpio12 = GPIO_MODE_GPIO,
19 .gpio13 = GPIO_MODE_GPIO,
20 .gpio14 = GPIO_MODE_NATIVE,
21 .gpio15 = GPIO_MODE_GPIO,
22 .gpio16 = GPIO_MODE_GPIO,
23 .gpio17 = GPIO_MODE_GPIO,
24 .gpio18 = GPIO_MODE_NATIVE,
25 .gpio19 = GPIO_MODE_NATIVE,
26 .gpio20 = GPIO_MODE_NATIVE,
27 .gpio21 = GPIO_MODE_NATIVE,
28 .gpio22 = GPIO_MODE_GPIO,
29 .gpio23 = GPIO_MODE_NATIVE,
30 .gpio24 = GPIO_MODE_GPIO,
31 .gpio25 = GPIO_MODE_NATIVE,
32 .gpio26 = GPIO_MODE_NATIVE,
33 .gpio27 = GPIO_MODE_GPIO,
34 .gpio28 = GPIO_MODE_GPIO,
35 .gpio29 = GPIO_MODE_GPIO,
36 .gpio30 = GPIO_MODE_NATIVE,
37 .gpio31 = GPIO_MODE_GPIO,
38};
39
40static const struct pch_gpio_set1 pch_gpio_set1_direction = {
41 .gpio0 = GPIO_DIR_INPUT,
42 .gpio1 = GPIO_DIR_INPUT,
43 .gpio6 = GPIO_DIR_INPUT,
44 .gpio7 = GPIO_DIR_INPUT,
45 .gpio8 = GPIO_DIR_OUTPUT,
46 .gpio12 = GPIO_DIR_OUTPUT,
47 .gpio13 = GPIO_DIR_INPUT,
48 .gpio15 = GPIO_DIR_OUTPUT,
49 .gpio16 = GPIO_DIR_INPUT,
50 .gpio17 = GPIO_DIR_INPUT,
51 .gpio22 = GPIO_DIR_INPUT,
52 .gpio24 = GPIO_DIR_OUTPUT,
53 .gpio27 = GPIO_DIR_INPUT,
54 .gpio28 = GPIO_DIR_OUTPUT,
55 .gpio29 = GPIO_DIR_OUTPUT,
56 .gpio31 = GPIO_DIR_INPUT,
57};
58
59static const struct pch_gpio_set1 pch_gpio_set1_level = {
60 .gpio8 = GPIO_LEVEL_HIGH,
61 .gpio12 = GPIO_LEVEL_HIGH,
62 .gpio15 = GPIO_LEVEL_LOW,
63 .gpio24 = GPIO_LEVEL_LOW,
64 .gpio28 = GPIO_LEVEL_LOW,
65 .gpio29 = GPIO_LEVEL_HIGH,
66};
67
68static const struct pch_gpio_set1 pch_gpio_set1_reset = {
69};
70
71static const struct pch_gpio_set1 pch_gpio_set1_invert = {
72};
73
74static const struct pch_gpio_set1 pch_gpio_set1_blink = {
75};
76
77static const struct pch_gpio_set2 pch_gpio_set2_mode = {
78 .gpio32 = GPIO_MODE_GPIO,
79 .gpio33 = GPIO_MODE_GPIO,
80 .gpio34 = GPIO_MODE_GPIO,
81 .gpio35 = GPIO_MODE_NATIVE,
82 .gpio36 = GPIO_MODE_GPIO,
83 .gpio37 = GPIO_MODE_GPIO,
84 .gpio38 = GPIO_MODE_GPIO,
85 .gpio39 = GPIO_MODE_NATIVE,
86 .gpio40 = GPIO_MODE_NATIVE,
87 .gpio41 = GPIO_MODE_NATIVE,
88 .gpio42 = GPIO_MODE_NATIVE,
89 .gpio43 = GPIO_MODE_GPIO,
90 .gpio44 = GPIO_MODE_NATIVE,
91 .gpio45 = GPIO_MODE_NATIVE,
92 .gpio46 = GPIO_MODE_NATIVE,
93 .gpio47 = GPIO_MODE_NATIVE,
94 .gpio48 = GPIO_MODE_GPIO,
95 .gpio49 = GPIO_MODE_GPIO,
96 .gpio50 = GPIO_MODE_NATIVE,
97 .gpio51 = GPIO_MODE_NATIVE,
98 .gpio52 = GPIO_MODE_NATIVE,
99 .gpio53 = GPIO_MODE_NATIVE,
100 .gpio54 = GPIO_MODE_NATIVE,
101 .gpio55 = GPIO_MODE_NATIVE,
102 .gpio56 = GPIO_MODE_NATIVE,
103 .gpio57 = GPIO_MODE_GPIO,
104 .gpio58 = GPIO_MODE_NATIVE,
105 .gpio59 = GPIO_MODE_NATIVE,
106 .gpio60 = GPIO_MODE_GPIO,
107 .gpio61 = GPIO_MODE_GPIO,
108 .gpio62 = GPIO_MODE_NATIVE,
109 .gpio63 = GPIO_MODE_NATIVE,
110};
111
112static const struct pch_gpio_set2 pch_gpio_set2_direction = {
113 .gpio32 = GPIO_DIR_OUTPUT,
114 .gpio33 = GPIO_DIR_OUTPUT,
115 .gpio34 = GPIO_DIR_INPUT,
116 .gpio36 = GPIO_DIR_INPUT,
117 .gpio37 = GPIO_DIR_INPUT,
118 .gpio38 = GPIO_DIR_INPUT,
119 .gpio43 = GPIO_DIR_INPUT,
120 .gpio48 = GPIO_DIR_INPUT,
121 .gpio49 = GPIO_DIR_OUTPUT,
122 .gpio57 = GPIO_DIR_OUTPUT,
123 .gpio60 = GPIO_DIR_OUTPUT,
124 .gpio61 = GPIO_DIR_OUTPUT,
125};
126
127static const struct pch_gpio_set2 pch_gpio_set2_level = {
128 .gpio32 = GPIO_LEVEL_HIGH,
129 .gpio33 = GPIO_LEVEL_HIGH,
130 .gpio49 = GPIO_LEVEL_HIGH,
131 .gpio57 = GPIO_LEVEL_HIGH,
132 .gpio60 = GPIO_LEVEL_LOW,
133 .gpio61 = GPIO_LEVEL_HIGH,
134};
135
136static const struct pch_gpio_set2 pch_gpio_set2_reset = {
137};
138
139static const struct pch_gpio_set3 pch_gpio_set3_mode = {
140 .gpio64 = GPIO_MODE_NATIVE,
141 .gpio65 = GPIO_MODE_NATIVE,
142 .gpio66 = GPIO_MODE_NATIVE,
143 .gpio67 = GPIO_MODE_NATIVE,
144 .gpio68 = GPIO_MODE_GPIO,
145 .gpio69 = GPIO_MODE_GPIO,
146 .gpio70 = GPIO_MODE_GPIO,
147 .gpio71 = GPIO_MODE_GPIO,
148 .gpio72 = GPIO_MODE_GPIO,
149 .gpio73 = GPIO_MODE_NATIVE,
150 .gpio74 = GPIO_MODE_NATIVE,
151 .gpio75 = GPIO_MODE_NATIVE,
152};
153
154static const struct pch_gpio_set3 pch_gpio_set3_direction = {
155 .gpio68 = GPIO_DIR_INPUT,
156 .gpio69 = GPIO_DIR_INPUT,
157 .gpio70 = GPIO_DIR_INPUT,
158 .gpio71 = GPIO_DIR_INPUT,
159 .gpio72 = GPIO_DIR_INPUT,
160};
161
162static const struct pch_gpio_set3 pch_gpio_set3_level = {
163};
164
165static const struct pch_gpio_set3 pch_gpio_set3_reset = {
166};
167
168const struct pch_gpio_map mainboard_gpio_map = {
169 .set1 = {
170 .mode = &pch_gpio_set1_mode,
171 .direction = &pch_gpio_set1_direction,
172 .level = &pch_gpio_set1_level,
173 .blink = &pch_gpio_set1_blink,
174 .invert = &pch_gpio_set1_invert,
175 .reset = &pch_gpio_set1_reset,
176 },
177 .set2 = {
178 .mode = &pch_gpio_set2_mode,
179 .direction = &pch_gpio_set2_direction,
180 .level = &pch_gpio_set2_level,
181 .reset = &pch_gpio_set2_reset,
182 },
183 .set3 = {
184 .mode = &pch_gpio_set3_mode,
185 .direction = &pch_gpio_set3_direction,
186 .level = &pch_gpio_set3_level,
187 .reset = &pch_gpio_set3_reset,
188 },
189};