Gitiles
Code Review Sign In
review.coreboot.org / coreboot / 7fcd4d58ec7ea2da31c258ba9d8601f086d7f8d8 / . / src / mainboard / roda / rk9 / gpio.c
blob: 020f23fc383b2453f04eb28cec33c9187f8ebbb6 [file] [log] [blame]
Angel Pons7544e2f2020-04-03 01:23:10 +0200[diff] [blame]1/* SPDX-License-Identifier: GPL-2.0-only */
Arthur Heymanse51c9512019-01-31 21:43:31 +0100[diff] [blame]2
3#include <southbridge/intel/common/gpio.h>
4
5static const struct pch_gpio_set1 pch_gpio_set1_mode = {
6 .gpio1 = GPIO_MODE_GPIO,
7 .gpio2 = GPIO_MODE_GPIO,
8 .gpio3 = GPIO_MODE_GPIO,
9 .gpio4 = GPIO_MODE_GPIO,
10 .gpio5 = GPIO_MODE_GPIO,
11 .gpio6 = GPIO_MODE_GPIO,
12 .gpio7 = GPIO_MODE_GPIO,
13 .gpio8 = GPIO_MODE_GPIO,
14 .gpio10 = GPIO_MODE_GPIO,
15 .gpio11 = GPIO_MODE_GPIO,
16 .gpio12 = GPIO_MODE_GPIO,
17 .gpio13 = GPIO_MODE_GPIO,
18 .gpio14 = GPIO_MODE_GPIO,
19 .gpio17 = GPIO_MODE_GPIO,
20 .gpio18 = GPIO_MODE_GPIO,
21 .gpio19 = GPIO_MODE_GPIO,
22 .gpio20 = GPIO_MODE_GPIO,
23 .gpio21 = GPIO_MODE_GPIO,
24 .gpio22 = GPIO_MODE_GPIO,
25 .gpio24 = GPIO_MODE_GPIO,
26 .gpio27 = GPIO_MODE_GPIO,
27 .gpio28 = GPIO_MODE_GPIO,
28};
29
30static const struct pch_gpio_set1 pch_gpio_set1_direction = {
31 .gpio1 = GPIO_DIR_INPUT,
32 .gpio2 = GPIO_DIR_INPUT,
33 .gpio3 = GPIO_DIR_INPUT,
34 .gpio4 = GPIO_DIR_INPUT,
35 .gpio5 = GPIO_DIR_INPUT,
36 .gpio6 = GPIO_DIR_INPUT,
37 .gpio7 = GPIO_DIR_INPUT,
38 .gpio8 = GPIO_DIR_INPUT,
39 .gpio10 = GPIO_DIR_OUTPUT,
40 .gpio11 = GPIO_DIR_OUTPUT,
41 .gpio12 = GPIO_DIR_OUTPUT,
42 .gpio13 = GPIO_DIR_OUTPUT,
43 .gpio14 = GPIO_DIR_INPUT,
44 .gpio17 = GPIO_DIR_INPUT,
45 .gpio18 = GPIO_DIR_OUTPUT,
46 .gpio19 = GPIO_DIR_INPUT,
47 .gpio20 = GPIO_DIR_OUTPUT,
48 .gpio21 = GPIO_DIR_INPUT,
49 .gpio22 = GPIO_DIR_INPUT,
50 .gpio24 = GPIO_DIR_OUTPUT,
51 .gpio27 = GPIO_DIR_OUTPUT,
52 .gpio28 = GPIO_DIR_OUTPUT,
53};
54
55static const struct pch_gpio_set1 pch_gpio_set1_level = {
56 .gpio10 = GPIO_LEVEL_LOW,
57 .gpio11 = GPIO_LEVEL_HIGH,
58 .gpio12 = GPIO_LEVEL_LOW,
59 .gpio13 = GPIO_LEVEL_LOW,
60 .gpio18 = GPIO_LEVEL_LOW,
61 .gpio20 = GPIO_LEVEL_LOW,
62 .gpio24 = GPIO_LEVEL_LOW,
63 .gpio27 = GPIO_LEVEL_LOW,
64 .gpio28 = GPIO_LEVEL_LOW,
65};
66
67static const struct pch_gpio_set1 pch_gpio_set1_invert = {
68 .gpio1 = GPIO_INVERT,
69 .gpio7 = GPIO_INVERT,
70 .gpio8 = GPIO_INVERT,
71};
72
73static const struct pch_gpio_set1 pch_gpio_set1_blink = {
74};
75
76static const struct pch_gpio_set2 pch_gpio_set2_mode = {
77 .gpio33 = GPIO_MODE_GPIO,
78 .gpio34 = GPIO_MODE_GPIO,
79 .gpio35 = GPIO_MODE_GPIO,
80 .gpio36 = GPIO_MODE_GPIO,
81 .gpio37 = GPIO_MODE_GPIO,
82 .gpio38 = GPIO_MODE_GPIO,
83 .gpio39 = GPIO_MODE_GPIO,
84 .gpio48 = GPIO_MODE_GPIO,
85 .gpio49 = GPIO_MODE_GPIO,
86 .gpio56 = GPIO_MODE_GPIO,
87 .gpio57 = GPIO_MODE_GPIO,
88 .gpio60 = GPIO_MODE_GPIO,
89};
90
91static const struct pch_gpio_set2 pch_gpio_set2_direction = {
92 .gpio33 = GPIO_DIR_OUTPUT,
93 .gpio34 = GPIO_DIR_OUTPUT,
94 .gpio35 = GPIO_DIR_OUTPUT,
95 .gpio36 = GPIO_DIR_INPUT,
96 .gpio37 = GPIO_DIR_INPUT,
97 .gpio38 = GPIO_DIR_OUTPUT,
98 .gpio39 = GPIO_DIR_INPUT,
99 .gpio48 = GPIO_DIR_INPUT,
100 .gpio49 = GPIO_DIR_OUTPUT,
101 .gpio56 = GPIO_DIR_OUTPUT,
102 .gpio57 = GPIO_DIR_INPUT,
103 .gpio60 = GPIO_DIR_OUTPUT,
104};
105
106static const struct pch_gpio_set2 pch_gpio_set2_level = {
107 .gpio33 = GPIO_LEVEL_HIGH,
108 .gpio34 = GPIO_LEVEL_LOW,
109 .gpio35 = GPIO_LEVEL_LOW,
110 .gpio38 = GPIO_LEVEL_HIGH,
111 .gpio49 = GPIO_LEVEL_HIGH,
112 .gpio56 = GPIO_LEVEL_LOW,
113 .gpio60 = GPIO_LEVEL_HIGH,
114};
115
116const struct pch_gpio_map mainboard_gpio_map = {
117 .set1 = {
118 .mode = &pch_gpio_set1_mode,
119 .direction = &pch_gpio_set1_direction,
120 .level = &pch_gpio_set1_level,
121 .blink = &pch_gpio_set1_blink,
122 .invert = &pch_gpio_set1_invert,
123 },
124 .set2 = {
125 .mode = &pch_gpio_set2_mode,
126 .direction = &pch_gpio_set2_direction,
127 .level = &pch_gpio_set2_level,
128 },
129};