Gitiles
Code Review Sign In
review.coreboot.org / coreboot / 1b3197efb40a19353f26ca565ed81248e3db43e1 / . / src / mainboard / lenovo / haswell / gpio.c
blob: 5494070b7a5fea6a8ec4440fb93cf034a2dded61 [file] [log] [blame]
Angel Pons89ab2502020-04-03 01:22:28 +0200[diff] [blame]1/* SPDX-License-Identifier: GPL-2.0-only */
Iru Caib5594322019-06-30 21:16:50 +0800[diff] [blame]2
3#include <southbridge/intel/common/gpio.h>
4
5static const struct pch_gpio_set1 pch_gpio_set1_mode = {
6 .gpio0 = GPIO_MODE_GPIO,
7 .gpio1 = GPIO_MODE_GPIO,
8 .gpio2 = GPIO_MODE_GPIO,
9 .gpio3 = GPIO_MODE_GPIO,
10 .gpio4 = GPIO_MODE_GPIO,
11 .gpio5 = GPIO_MODE_GPIO,
12 .gpio6 = GPIO_MODE_GPIO,
13 .gpio7 = GPIO_MODE_GPIO,
14 .gpio8 = GPIO_MODE_GPIO,
15 .gpio9 = GPIO_MODE_NATIVE,
16 .gpio10 = GPIO_MODE_GPIO,
17 .gpio11 = GPIO_MODE_GPIO,
18 .gpio12 = GPIO_MODE_NATIVE,
19 .gpio13 = GPIO_MODE_GPIO,
20 .gpio14 = GPIO_MODE_NATIVE,
21 .gpio15 = GPIO_MODE_GPIO,
22 .gpio16 = GPIO_MODE_NATIVE,
23 .gpio17 = GPIO_MODE_GPIO,
24 .gpio18 = GPIO_MODE_NATIVE,
25 .gpio19 = GPIO_MODE_NATIVE,
26 .gpio20 = GPIO_MODE_NATIVE,
27 .gpio21 = GPIO_MODE_GPIO,
28 .gpio22 = GPIO_MODE_GPIO,
29 .gpio23 = GPIO_MODE_NATIVE,
30 .gpio24 = GPIO_MODE_GPIO,
31 .gpio25 = GPIO_MODE_NATIVE,
32 .gpio26 = GPIO_MODE_NATIVE,
33 .gpio27 = GPIO_MODE_GPIO,
34 .gpio28 = GPIO_MODE_GPIO,
35 .gpio29 = GPIO_MODE_NATIVE,
36 .gpio30 = GPIO_MODE_NATIVE,
37 .gpio31 = GPIO_MODE_GPIO,
38};
39
40static const struct pch_gpio_set1 pch_gpio_set1_direction = {
41 .gpio0 = GPIO_DIR_INPUT,
42 .gpio1 = GPIO_DIR_INPUT,
43 .gpio2 = GPIO_DIR_INPUT,
44 .gpio3 = GPIO_DIR_OUTPUT,
45 .gpio4 = GPIO_DIR_OUTPUT,
46 .gpio5 = GPIO_DIR_INPUT,
47 .gpio6 = GPIO_DIR_INPUT,
48 .gpio7 = GPIO_DIR_OUTPUT,
49 .gpio8 = GPIO_DIR_OUTPUT,
50 .gpio10 = GPIO_DIR_OUTPUT,
51 .gpio11 = GPIO_DIR_INPUT,
52 .gpio13 = GPIO_DIR_INPUT,
53 .gpio15 = GPIO_DIR_OUTPUT,
54 .gpio17 = GPIO_DIR_INPUT,
55 .gpio21 = GPIO_DIR_INPUT,
56 .gpio22 = GPIO_DIR_OUTPUT,
57 .gpio24 = GPIO_DIR_OUTPUT,
58 .gpio27 = GPIO_DIR_INPUT,
59 .gpio28 = GPIO_DIR_OUTPUT,
60 .gpio31 = GPIO_DIR_INPUT,
61};
62
63static const struct pch_gpio_set1 pch_gpio_set1_level = {
64 .gpio3 = GPIO_LEVEL_LOW,
65 .gpio4 = GPIO_LEVEL_LOW,
66 .gpio7 = GPIO_LEVEL_LOW,
67 .gpio8 = GPIO_LEVEL_HIGH,
68 .gpio10 = GPIO_LEVEL_HIGH,
69 .gpio15 = GPIO_LEVEL_LOW,
70 .gpio22 = GPIO_LEVEL_LOW,
71 .gpio24 = GPIO_LEVEL_HIGH,
72 .gpio28 = GPIO_LEVEL_LOW,
73};
74
75static const struct pch_gpio_set1 pch_gpio_set1_reset = {
76 .gpio24 = GPIO_RESET_RSMRST,
77};
78
79static const struct pch_gpio_set1 pch_gpio_set1_invert = {
80 .gpio0 = GPIO_INVERT,
81 .gpio1 = GPIO_INVERT,
82 .gpio11 = GPIO_INVERT,
83 .gpio13 = GPIO_INVERT,
84};
85
86static const struct pch_gpio_set1 pch_gpio_set1_blink = {
87};
88
89static const struct pch_gpio_set2 pch_gpio_set2_mode = {
90 .gpio32 = GPIO_MODE_NATIVE,
91 .gpio33 = GPIO_MODE_GPIO,
92 .gpio34 = GPIO_MODE_GPIO,
93 .gpio35 = GPIO_MODE_GPIO,
94 .gpio36 = GPIO_MODE_GPIO,
95 .gpio37 = GPIO_MODE_GPIO,
96 .gpio38 = GPIO_MODE_GPIO,
97 .gpio39 = GPIO_MODE_GPIO,
98 .gpio40 = GPIO_MODE_NATIVE,
99 .gpio41 = GPIO_MODE_NATIVE,
100 .gpio42 = GPIO_MODE_NATIVE,
101 .gpio43 = GPIO_MODE_GPIO,
102 .gpio44 = GPIO_MODE_NATIVE,
103 .gpio45 = GPIO_MODE_NATIVE,
104 .gpio46 = GPIO_MODE_NATIVE,
105 .gpio47 = GPIO_MODE_NATIVE,
106 .gpio48 = GPIO_MODE_GPIO,
107 .gpio49 = GPIO_MODE_NATIVE,
108 .gpio50 = GPIO_MODE_GPIO,
109 .gpio51 = GPIO_MODE_GPIO,
110 .gpio52 = GPIO_MODE_GPIO,
111 .gpio53 = GPIO_MODE_GPIO,
112 .gpio54 = GPIO_MODE_GPIO,
113 .gpio55 = GPIO_MODE_GPIO,
114 .gpio56 = GPIO_MODE_NATIVE,
115 .gpio57 = GPIO_MODE_GPIO,
116 .gpio58 = GPIO_MODE_NATIVE,
117 .gpio59 = GPIO_MODE_NATIVE,
118 .gpio60 = GPIO_MODE_NATIVE,
119 .gpio61 = GPIO_MODE_NATIVE,
120 .gpio62 = GPIO_MODE_NATIVE,
121 .gpio63 = GPIO_MODE_NATIVE,
122};
123
124static const struct pch_gpio_set2 pch_gpio_set2_direction = {
125 .gpio33 = GPIO_DIR_OUTPUT,
126 .gpio34 = GPIO_DIR_INPUT,
127 .gpio35 = GPIO_DIR_OUTPUT,
128 .gpio36 = GPIO_DIR_INPUT,
129 .gpio37 = GPIO_DIR_INPUT,
130 .gpio38 = GPIO_DIR_INPUT,
131 .gpio39 = GPIO_DIR_INPUT,
132 .gpio43 = GPIO_DIR_OUTPUT,
133 .gpio48 = GPIO_DIR_INPUT,
134 .gpio50 = GPIO_DIR_INPUT,
135 .gpio51 = GPIO_DIR_OUTPUT,
136 .gpio52 = GPIO_DIR_INPUT,
137 .gpio53 = GPIO_DIR_OUTPUT,
138 .gpio54 = GPIO_DIR_OUTPUT,
139 .gpio55 = GPIO_DIR_OUTPUT,
140 .gpio57 = GPIO_DIR_INPUT,
141};
142
143static const struct pch_gpio_set2 pch_gpio_set2_level = {
144 .gpio33 = GPIO_LEVEL_HIGH,
145 .gpio35 = GPIO_LEVEL_LOW,
146 .gpio43 = GPIO_LEVEL_HIGH,
147 .gpio51 = GPIO_LEVEL_HIGH,
148 .gpio53 = GPIO_LEVEL_HIGH,
149 .gpio54 = GPIO_LEVEL_LOW,
150 .gpio55 = GPIO_LEVEL_HIGH,
151};
152
153static const struct pch_gpio_set2 pch_gpio_set2_reset = {
154};
155
156static const struct pch_gpio_set3 pch_gpio_set3_mode = {
157 .gpio64 = GPIO_MODE_GPIO,
158 .gpio65 = GPIO_MODE_GPIO,
159 .gpio66 = GPIO_MODE_GPIO,
160 .gpio67 = GPIO_MODE_GPIO,
161 .gpio68 = GPIO_MODE_GPIO,
162 .gpio69 = GPIO_MODE_GPIO,
163 .gpio70 = GPIO_MODE_GPIO,
164 .gpio71 = GPIO_MODE_GPIO,
165 .gpio72 = GPIO_MODE_NATIVE,
166 .gpio73 = GPIO_MODE_NATIVE,
167 .gpio74 = GPIO_MODE_NATIVE,
168 .gpio75 = GPIO_MODE_NATIVE,
169};
170
171static const struct pch_gpio_set3 pch_gpio_set3_direction = {
172 .gpio64 = GPIO_DIR_INPUT,
173 .gpio65 = GPIO_DIR_INPUT,
174 .gpio66 = GPIO_DIR_INPUT,
175 .gpio67 = GPIO_DIR_INPUT,
176 .gpio68 = GPIO_DIR_INPUT,
177 .gpio69 = GPIO_DIR_INPUT,
178 .gpio70 = GPIO_DIR_INPUT,
179 .gpio71 = GPIO_DIR_INPUT,
180};
181
182static const struct pch_gpio_set3 pch_gpio_set3_level = {
183};
184
185static const struct pch_gpio_set3 pch_gpio_set3_reset = {
186};
187
188const struct pch_gpio_map mainboard_gpio_map = {
189 .set1 = {
190 .mode = &pch_gpio_set1_mode,
191 .direction = &pch_gpio_set1_direction,
192 .level = &pch_gpio_set1_level,
193 .blink = &pch_gpio_set1_blink,
194 .invert = &pch_gpio_set1_invert,
195 .reset = &pch_gpio_set1_reset,
196 },
197 .set2 = {
198 .mode = &pch_gpio_set2_mode,
199 .direction = &pch_gpio_set2_direction,
200 .level = &pch_gpio_set2_level,
201 .reset = &pch_gpio_set2_reset,
202 },
203 .set3 = {
204 .mode = &pch_gpio_set3_mode,
205 .direction = &pch_gpio_set3_direction,
206 .level = &pch_gpio_set3_level,
207 .reset = &pch_gpio_set3_reset,
208 },
209};