blob: 5b07d8032d7298d337b1a535a009030d76427f86 [file] [log] [blame]
Tobias Diedrich7a952042017-12-03 10:09:28 +01001/*
2 * This file is part of the coreboot project.
3 *
4 * Copyright (C) 2008-2009 coresystems GmbH
5 * Copyright (C) 2014 Vladimir Serbinenko
6 *
7 * This program is free software; you can redistribute it and/or
8 * modify it under the terms of the GNU General Public License as
9 * published by the Free Software Foundation; version 2 of
10 * the License.
11 *
12 * This program is distributed in the hope that it will be useful,
13 * but WITHOUT ANY WARRANTY; without even the implied warranty of
14 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
15 * GNU General Public License for more details.
16 */
17
18#include <southbridge/intel/common/gpio.h>
19
20static const struct pch_gpio_set1 pch_gpio_set1_mode = {
21 .gpio0 = GPIO_MODE_NATIVE,
22 .gpio1 = GPIO_MODE_GPIO,
23 .gpio2 = GPIO_MODE_GPIO,
24 .gpio3 = GPIO_MODE_GPIO,
25 .gpio4 = GPIO_MODE_GPIO,
26 .gpio5 = GPIO_MODE_NATIVE,
27 .gpio6 = GPIO_MODE_GPIO,
28 .gpio7 = GPIO_MODE_GPIO,
29 .gpio8 = GPIO_MODE_GPIO,
30 .gpio9 = GPIO_MODE_NATIVE,
31 .gpio10 = GPIO_MODE_NATIVE,
32 .gpio11 = GPIO_MODE_NATIVE,
33 .gpio12 = GPIO_MODE_NATIVE,
34 .gpio13 = GPIO_MODE_NATIVE,
35 .gpio14 = GPIO_MODE_NATIVE,
36 .gpio15 = GPIO_MODE_GPIO,
37 .gpio16 = GPIO_MODE_NATIVE,
38 .gpio17 = GPIO_MODE_GPIO,
39 .gpio18 = GPIO_MODE_NATIVE,
40 .gpio19 = GPIO_MODE_NATIVE,
41 .gpio20 = GPIO_MODE_GPIO,
42 .gpio21 = GPIO_MODE_NATIVE,
43 .gpio22 = GPIO_MODE_GPIO,
44 .gpio23 = GPIO_MODE_NATIVE,
45 .gpio24 = GPIO_MODE_GPIO,
46 .gpio25 = GPIO_MODE_NATIVE,
47 .gpio26 = GPIO_MODE_NATIVE,
48 .gpio27 = GPIO_MODE_GPIO,
49 .gpio28 = GPIO_MODE_GPIO,
50 .gpio29 = GPIO_MODE_GPIO,
51 .gpio30 = GPIO_MODE_NATIVE,
52 .gpio31 = GPIO_MODE_NATIVE,
53};
54
55static const struct pch_gpio_set1 pch_gpio_set1_direction = {
56 .gpio1 = GPIO_DIR_INPUT,
57 .gpio2 = GPIO_DIR_INPUT,
58 .gpio3 = GPIO_DIR_INPUT,
59 .gpio4 = GPIO_DIR_INPUT,
60 .gpio6 = GPIO_DIR_INPUT,
61 .gpio7 = GPIO_DIR_INPUT,
62 .gpio8 = GPIO_DIR_OUTPUT,
63 .gpio15 = GPIO_DIR_OUTPUT,
64 .gpio17 = GPIO_DIR_INPUT,
65 .gpio20 = GPIO_DIR_INPUT,
66 .gpio22 = GPIO_DIR_INPUT, /* BIOS jumper: 1 = normal, 0 = setup */
67 .gpio24 = GPIO_DIR_OUTPUT,
68 .gpio27 = GPIO_DIR_OUTPUT,
69 .gpio28 = GPIO_DIR_OUTPUT,
70 .gpio29 = GPIO_DIR_OUTPUT,
71};
72
73/*
74 * GPIO8: RAM voltage: LOW: 1.5V, HIGH: 1.35V
75 * GPIO27: Set to HIGH on S3/S4/S5 by original fw dsdt.
76 * GPIO29: Actually NATIVE? Can't clear, stays 1.
77 * SLP_LAN# is affected by soft-strap according to docs.
78 * Others: No visible effect when toggling.
79 */
80static const struct pch_gpio_set1 pch_gpio_set1_level = {
81 .gpio8 = GPIO_LEVEL_LOW,
82 .gpio15 = GPIO_LEVEL_HIGH,
83 .gpio24 = GPIO_LEVEL_HIGH,
84 .gpio27 = GPIO_LEVEL_LOW,
85 .gpio28 = GPIO_LEVEL_HIGH,
86 .gpio29 = GPIO_LEVEL_HIGH,
87};
88
89static const struct pch_gpio_set1 pch_gpio_set1_reset = {
90 .gpio30 = GPIO_RESET_RSMRST,
91};
92
93static const struct pch_gpio_set1 pch_gpio_set1_invert = {
94};
95
96static const struct pch_gpio_set1 pch_gpio_set1_blink = {
97};
98
99static const struct pch_gpio_set2 pch_gpio_set2_mode = {
100 .gpio32 = GPIO_MODE_NATIVE,
101 .gpio33 = GPIO_MODE_NATIVE,
102 .gpio34 = GPIO_MODE_GPIO,
103 .gpio35 = GPIO_MODE_GPIO,
104 .gpio36 = GPIO_MODE_GPIO,
105 .gpio37 = GPIO_MODE_GPIO,
106 .gpio38 = GPIO_MODE_GPIO,
107 .gpio39 = GPIO_MODE_GPIO,
108 .gpio40 = GPIO_MODE_NATIVE,
109 .gpio41 = GPIO_MODE_NATIVE,
110 .gpio42 = GPIO_MODE_NATIVE,
111 .gpio43 = GPIO_MODE_NATIVE,
112 .gpio44 = GPIO_MODE_NATIVE,
113 .gpio45 = GPIO_MODE_NATIVE,
114 .gpio46 = GPIO_MODE_NATIVE,
115 .gpio47 = GPIO_MODE_NATIVE,
116 .gpio48 = GPIO_MODE_GPIO,
117 .gpio49 = GPIO_MODE_GPIO,
118 .gpio50 = GPIO_MODE_NATIVE,
119 .gpio51 = GPIO_MODE_NATIVE,
120 .gpio52 = GPIO_MODE_NATIVE,
121 .gpio53 = GPIO_MODE_GPIO,
122 .gpio54 = GPIO_MODE_NATIVE,
123 .gpio55 = GPIO_MODE_GPIO,
124 .gpio56 = GPIO_MODE_NATIVE,
125 .gpio57 = GPIO_MODE_GPIO,
126 .gpio58 = GPIO_MODE_NATIVE,
127 .gpio59 = GPIO_MODE_NATIVE,
128 .gpio60 = GPIO_MODE_NATIVE,
129 .gpio61 = GPIO_MODE_NATIVE,
130 .gpio62 = GPIO_MODE_NATIVE,
131 .gpio63 = GPIO_MODE_NATIVE,
132};
133
134static const struct pch_gpio_set2 pch_gpio_set2_direction = {
135 .gpio34 = GPIO_DIR_OUTPUT,
136 .gpio35 = GPIO_DIR_INPUT, /* mSATA presence detect */
137 .gpio36 = GPIO_DIR_INPUT,
138 .gpio37 = GPIO_DIR_OUTPUT,
139 .gpio38 = GPIO_DIR_INPUT,
140 .gpio39 = GPIO_DIR_INPUT,
141 .gpio48 = GPIO_DIR_INPUT,
142 .gpio49 = GPIO_DIR_INPUT,
143 .gpio53 = GPIO_DIR_OUTPUT,
144 .gpio55 = GPIO_DIR_OUTPUT,
145 .gpio57 = GPIO_DIR_INPUT,
146};
147
148static const struct pch_gpio_set2 pch_gpio_set2_level = {
149 .gpio34 = GPIO_LEVEL_LOW,
150 .gpio37 = GPIO_LEVEL_LOW,
151 .gpio53 = GPIO_LEVEL_HIGH,
152 .gpio55 = GPIO_LEVEL_LOW,
153};
154
155static const struct pch_gpio_set2 pch_gpio_set2_reset = {
156};
157
158static const struct pch_gpio_set3 pch_gpio_set3_mode = {
159 .gpio64 = GPIO_MODE_NATIVE,
160 .gpio65 = GPIO_MODE_NATIVE,
161 .gpio66 = GPIO_MODE_GPIO,
162 .gpio67 = GPIO_MODE_GPIO,
163 .gpio68 = GPIO_MODE_GPIO,
164 .gpio69 = GPIO_MODE_GPIO,
165 .gpio70 = GPIO_MODE_NATIVE,
166 .gpio71 = GPIO_MODE_NATIVE,
167 .gpio72 = GPIO_MODE_NATIVE,
168 .gpio73 = GPIO_MODE_NATIVE,
169 .gpio74 = GPIO_MODE_NATIVE,
170 .gpio75 = GPIO_MODE_NATIVE,
171};
172
173static const struct pch_gpio_set3 pch_gpio_set3_direction = {
174 .gpio66 = GPIO_DIR_OUTPUT,
175 .gpio67 = GPIO_DIR_INPUT,
176 .gpio68 = GPIO_DIR_OUTPUT,
177 .gpio69 = GPIO_DIR_INPUT,
178};
179
180static const struct pch_gpio_set3 pch_gpio_set3_level = {
181 .gpio66 = GPIO_LEVEL_LOW,
182 .gpio68 = GPIO_LEVEL_HIGH,
183};
184
185static const struct pch_gpio_set3 pch_gpio_set3_reset = {
186};
187
188const struct pch_gpio_map mainboard_gpio_map = {
189 .set1 = {
190 .mode = &pch_gpio_set1_mode,
191 .direction = &pch_gpio_set1_direction,
192 .level = &pch_gpio_set1_level,
193 .blink = &pch_gpio_set1_blink,
194 .invert = &pch_gpio_set1_invert,
195 .reset = &pch_gpio_set1_reset,
196 },
197 .set2 = {
198 .mode = &pch_gpio_set2_mode,
199 .direction = &pch_gpio_set2_direction,
200 .level = &pch_gpio_set2_level,
201 .reset = &pch_gpio_set2_reset,
202 },
203 .set3 = {
204 .mode = &pch_gpio_set3_mode,
205 .direction = &pch_gpio_set3_direction,
206 .level = &pch_gpio_set3_level,
207 .reset = &pch_gpio_set3_reset,
208 },
209};