a87c7e98fadc8ff2744b3589e834fd399c5586d6
[coreboot.git] / src / superio / winbond / w83627hf / early_serial.c
1 /*
2  * This file is part of the coreboot project.
3  *
4  * Copyright (C) 2000 AG Electronics Ltd.
5  * Copyright (C) 2003-2004 Linux Networx
6  * Copyright (C) 2004 Tyan
7  * Copyright (C) 2010 Win Enterprises (anishp@win-ent.com)
8  *
9  * This program is free software; you can redistribute it and/or modify
10  * it under the terms of the GNU General Public License as published by
11  * the Free Software Foundation; either version 2 of the License, or
12  * (at your option) any later version.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  */
19
20 #include <arch/io.h>
21 #include "w83627hf.h"
22
23 static void pnp_enter_ext_func_mode(pnp_devfn_t dev)
24 {
25         u16 port = dev >> 8;
26         outb(0x87, port);
27         outb(0x87, port);
28 }
29
30 static void pnp_exit_ext_func_mode(pnp_devfn_t dev)
31 {
32         u16 port = dev >> 8;
33         outb(0xaa, port);
34 }
35
36 /*
37  * FIXME: The following ROMCC boards are blocking the removal this superio's
38  * model specific w83627hf_enable_serial() symbol.
39  *
40  * mainboard/supermicro/x6dai_g
41  * mainboard/supermicro/x6dhe_g
42  * mainboard/supermicro/x6dhr_ig
43  * mainboard/supermicro/x6dhr_ig2
44  *
45  * XXX: ROMCC -  everything is inlined, no forwarding function prototypes
46  * declarations are accepted.
47  */
48 void w83627hf_enable_serial(pnp_devfn_t dev, u16 iobase)
49 {
50         pnp_enter_ext_func_mode(dev);
51         pnp_set_logical_device(dev);
52         pnp_set_enable(dev, 0);
53         pnp_set_iobase(dev, PNP_IDX_IO0, iobase);
54         pnp_set_enable(dev, 1);
55         pnp_exit_ext_func_mode(dev);
56 }
57
58 void w83627hf_set_clksel_48(pnp_devfn_t dev)
59 {
60         u8 reg8;
61
62         pnp_enter_ext_func_mode(dev);
63         reg8 = pnp_read_config(dev, 0x24);
64         reg8 |= (1 << 6); /* Set CLKSEL (clock input on pin 1) to 48MHz. */
65         pnp_write_config(dev, 0x24, reg8);
66         pnp_exit_ext_func_mode(dev);
67 }