google/parrot/4.0-6919-g85620db/2014-09-13T00:21:02Z
[board-status.git] / google / butterfly / 4.0-5682-gfccfee3-dirty / 2014-03-28T20:20:38Z / coreboot_console.txt
1 coreboot-4.0-5682-gfccfee3-nuclearis Fri Mar 28 15:03:04 CDT 2014 booting...\r
2 BS: BS_PRE_DEVICE times (us): entry 0 run 0 exit 0\r
3 BS: BS_DEV_INIT_CHIPS times (us): entry 0 run 1 exit 0\r
4 Enumerating buses...\r
5 Show all devs...Before device enumeration.\r
6 Root Device: enabled 1\r
7 CPU_CLUSTER: 0: enabled 1\r
8 APIC: 10: enabled 1\r
9 DOMAIN: 0000: enabled 1\r
10 PCI: 00:00.0: enabled 1\r
11 PCI: 00:01.0: enabled 1\r
12 PCI: 00:01.1: enabled 1\r
13 PCI: 00:02.0: enabled 1\r
14 PCI: 00:03.0: enabled 0\r
15 PCI: 00:04.0: enabled 1\r
16 PCI: 00:05.0: enabled 1\r
17 PCI: 00:06.0: enabled 1\r
18 PCI: 00:07.0: enabled 1\r
19 PCI: 00:08.0: enabled 0\r
20 PCI: 00:10.0: enabled 1\r
21 PCI: 00:10.1: enabled 1\r
22 PCI: 00:11.0: enabled 1\r
23 PCI: 00:12.0: enabled 1\r
24 PCI: 00:12.2: enabled 1\r
25 PCI: 00:13.0: enabled 1\r
26 PCI: 00:13.2: enabled 1\r
27 PCI: 00:14.0: enabled 1\r
28 I2C: 00:50: enabled 1\r
29 I2C: 00:51: enabled 1\r
30 PCI: 00:14.1: enabled 1\r
31 PCI: 00:14.2: enabled 1\r
32 PCI: 00:14.3: enabled 1\r
33 PCI: 00:14.4: enabled 1\r
34 PCI: 00:14.5: enabled 1\r
35 PCI: 00:14.6: enabled 0\r
36 PCI: 00:14.7: enabled 1\r
37 PCI: 00:15.0: enabled 0\r
38 PCI: 00:15.1: enabled 0\r
39 PCI: 00:15.2: enabled 0\r
40 PCI: 00:15.3: enabled 0\r
41 PCI: 00:18.0: enabled 1\r
42 PCI: 00:18.1: enabled 1\r
43 PCI: 00:18.2: enabled 1\r
44 PCI: 00:18.3: enabled 1\r
45 PCI: 00:18.4: enabled 1\r
46 PCI: 00:18.5: enabled 1\r
47 Compare with tree...\r
48 Root Device: enabled 1\r
49  CPU_CLUSTER: 0: enabled 1\r
50   APIC: 10: enabled 1\r
51  DOMAIN: 0000: enabled 1\r
52   PCI: 00:00.0: enabled 1\r
53   PCI: 00:01.0: enabled 1\r
54   PCI: 00:01.1: enabled 1\r
55   PCI: 00:02.0: enabled 1\r
56   PCI: 00:03.0: enabled 0\r
57   PCI: 00:04.0: enabled 1\r
58   PCI: 00:05.0: enabled 1\r
59   PCI: 00:06.0: enabled 1\r
60   PCI: 00:07.0: enabled 1\r
61   PCI: 00:08.0: enabled 0\r
62   PCI: 00:10.0: enabled 1\r
63   PCI: 00:10.1: enabled 1\r
64   PCI: 00:11.0: enabled 1\r
65   PCI: 00:12.0: enabled 1\r
66   PCI: 00:12.2: enabled 1\r
67   PCI: 00:13.0: enabled 1\r
68   PCI: 00:13.2: enabled 1\r
69   PCI: 00:14.0: enabled 1\r
70    I2C: 00:50: enabled 1\r
71    I2C: 00:51: enabled 1\r
72   PCI: 00:14.1: enabled 1\r
73   PCI: 00:14.2: enabled 1\r
74   PCI: 00:14.3: enabled 1\r
75   PCI: 00:14.4: enabled 1\r
76   PCI: 00:14.5: enabled 1\r
77   PCI: 00:14.6: enabled 0\r
78   PCI: 00:14.7: enabled 1\r
79   PCI: 00:15.0: enabled 0\r
80   PCI: 00:15.1: enabled 0\r
81   PCI: 00:15.2: enabled 0\r
82   PCI: 00:15.3: enabled 0\r
83   PCI: 00:18.0: enabled 1\r
84   PCI: 00:18.1: enabled 1\r
85   PCI: 00:18.2: enabled 1\r
86   PCI: 00:18.3: enabled 1\r
87   PCI: 00:18.4: enabled 1\r
88   PCI: 00:18.5: enabled 1\r
89 Mainboard Pavilion m6 1035dx Enable.\r
90 scan_static_bus for Root Device\r
91 setup_bsp_ramtop, TOP MEM: msr.lo = 0x7f000000, msr.hi = 0x00000000\r
92 setup_bsp_ramtop, TOP MEM2: msr.lo = 0x00000000, msr.hi = 0x00000000\r
93 setup_uma_memory: uma size 0x20000000, memory start 0x5f000000\r
94 CPU_CLUSTER: 0 enabled\r
95 DOMAIN: 0000 enabled\r
96 CPU_CLUSTER: 0 scanning...\r
97 PCI: 00:18.5 family15h, core_max=0x10, core_nums=0xf, siblings=0x3\r
98 lpaicid_start=0x10 node 0x0 core 0x0 apicid=0x10\r
99 CPU: APIC: 10 enabled\r
100 lpaicid_start=0x10 node 0x0 core 0x1 apicid=0x11\r
101 CPU: APIC: 11 enabled\r
102 lpaicid_start=0x10 node 0x0 core 0x2 apicid=0x12\r
103 CPU: APIC: 12 enabled\r
104 lpaicid_start=0x10 node 0x0 core 0x3 apicid=0x13\r
105 CPU: APIC: 13 enabled\r
106 DOMAIN: 0000 scanning...\r
107 PCI: pci_scan_bus for bus 00\r
108 PCI: 00:00.0 [1022/1410] enabled\r
109 PCI: 00:01.0 [1002/9900] enabled\r
110 PCI: 00:01.1 [1002/9902] enabled\r
111 PCI: Static device PCI: 00:02.0 not found, disabling it.\r
112 Capability: type 0x01 @ 0x50\r
113 Capability: type 0x10 @ 0x58\r
114 Capability: type 0x05 @ 0xa0\r
115 Capability: type 0x0d @ 0xb0\r
116 Capability: type 0x08 @ 0xb8\r
117 Capability: type 0x01 @ 0x50\r
118 Capability: type 0x10 @ 0x58\r
119 PCI: 00:04.0 subordinate bus PCI Express\r
120 PCI: 00:04.0 [1022/1414] enabled\r
121 Capability: type 0x01 @ 0x50\r
122 Capability: type 0x10 @ 0x58\r
123 Capability: type 0x05 @ 0xa0\r
124 Capability: type 0x0d @ 0xb0\r
125 Capability: type 0x08 @ 0xb8\r
126 Capability: type 0x01 @ 0x50\r
127 Capability: type 0x10 @ 0x58\r
128 PCI: 00:05.0 subordinate bus PCI Express\r
129 PCI: 00:05.0 [1022/1415] enabled\r
130 PCI: Static device PCI: 00:06.0 not found, disabling it.\r
131 PCI: Static device PCI: 00:07.0 not found, disabling it.\r
132 hudson_enable()\r
133 PCI: 00:10.0 [1022/7812] enabled\r
134 hudson_enable()\r
135 PCI: Static device PCI: 00:10.1 not found, disabling it.\r
136 hudson_enable()\r
137 PCI: 00:11.0 [1022/7801] ops\r
138 PCI: 00:11.0 [1022/7801] enabled\r
139 hudson_enable()\r
140 PCI: 00:12.0 [1022/7807] ops\r
141 PCI: 00:12.0 [1022/7807] enabled\r
142 hudson_enable()\r
143 PCI: 00:12.2 [1022/7808] ops\r
144 PCI: 00:12.2 [1022/7808] enabled\r
145 hudson_enable()\r
146 PCI: 00:13.0 [1022/7807] ops\r
147 PCI: 00:13.0 [1022/7807] enabled\r
148 hudson_enable()\r
149 PCI: 00:13.2 [1022/7808] ops\r
150 PCI: 00:13.2 [1022/7808] enabled\r
151 hudson_enable()\r
152 PCI: 00:14.0 [1022/780b] bus ops\r
153 PCI: 00:14.0 [1022/780b] enabled\r
154 hudson_enable()\r
155 PCI: Static device PCI: 00:14.1 not found, disabling it.\r
156 hudson_enable()\r
157 PCI: 00:14.2 [1022/780d] ops\r
158 PCI: 00:14.2 [1022/780d] enabled\r
159 hudson_enable()\r
160 PCI: 00:14.3 [1022/780e] bus ops\r
161 PCI: 00:14.3 [1022/780e] enabled\r
162 hudson_enable()\r
163 PCI: 00:14.4 [1022/780f] bus ops\r
164 PCI: 00:14.4 [1022/780f] enabled\r
165 hudson_enable()\r
166 PCI: 00:14.5 [1022/7809] ops\r
167 PCI: 00:14.5 [1022/7809] enabled\r
168 hudson_enable()\r
169 hudson_enable()\r
170 PCI: 00:14.7 [1022/7806] enabled\r
171 hudson_enable()\r
172 hudson_enable()\r
173 hudson_enable()\r
174 hudson_enable()\r
175 PCI: 00:18.0 [1022/1400] ops\r
176 PCI: 00:18.0 [1022/1400] enabled\r
177 PCI: 00:18.1 [1022/1401] enabled\r
178 PCI: 00:18.2 [1022/1402] enabled\r
179 PCI: 00:18.3 [1022/1403] enabled\r
180 PCI: 00:18.4 [1022/1404] enabled\r
181 PCI: 00:18.5 [1022/1405] enabled\r
182 do_pci_scan_bridge for PCI: 00:04.0\r
183 PCI: pci_scan_bus for bus 01\r
184 PCI: 01:00.0 [10ec/5289] enabled\r
185 PCI: 01:00.2 [10ec/8168] enabled\r
186 PCI: pci_scan_bus returning with max=001\r
187 Capability: type 0x01 @ 0x40\r
188 Capability: type 0x05 @ 0x50\r
189 Capability: type 0x10 @ 0x70\r
190 Capability: type 0x01 @ 0x50\r
191 Capability: type 0x10 @ 0x58\r
192 Enabling Common Clock Configuration\r
193 ASPM: Enabled L1\r
194 Capability: type 0x01 @ 0x40\r
195 Capability: type 0x05 @ 0x50\r
196 Capability: type 0x10 @ 0x70\r
197 Capability: type 0x01 @ 0x50\r
198 Capability: type 0x10 @ 0x58\r
199 Enabling Common Clock Configuration\r
200 ASPM: Enabled L1\r
201 do_pci_scan_bridge returns max 1\r
202 do_pci_scan_bridge for PCI: 00:05.0\r
203 PCI: pci_scan_bus for bus 02\r
204 PCI: 02:00.0 [168c/0032] enabled\r
205 PCI: pci_scan_bus returning with max=002\r
206 Capability: type 0x01 @ 0x40\r
207 Capability: type 0x05 @ 0x50\r
208 Capability: type 0x10 @ 0x70\r
209 Capability: type 0x01 @ 0x50\r
210 Capability: type 0x10 @ 0x58\r
211 Enabling Common Clock Configuration\r
212 ASPM: Enabled L0s and L1\r
213 do_pci_scan_bridge returns max 2\r
214 scan_static_bus for PCI: 00:14.0\r
215 smbus: PCI: 00:14.0[0]->I2C: 01:50 enabled\r
216 smbus: PCI: 00:14.0[0]->I2C: 01:51 enabled\r
217 scan_static_bus for PCI: 00:14.0 done\r
218 scan_static_bus for PCI: 00:14.3\r
219 scan_static_bus for PCI: 00:14.3 done\r
220 do_pci_scan_bridge for PCI: 00:14.4\r
221 PCI: pci_scan_bus for bus 03\r
222 PCI: pci_scan_bus returning with max=003\r
223 do_pci_scan_bridge returns max 3\r
224 PCI: pci_scan_bus returning with max=003\r
225 scan_static_bus for Root Device done\r
226 done\r
227 BS: BS_DEV_ENUMERATE times (us): entry 0 run 750 exit 0\r
228 found VGA at PCI: 00:01.0\r
229 Setting up VGA for PCI: 00:01.0\r
230 Setting PCI_BRIDGE_CTL_VGA for bridge DOMAIN: 0000\r
231 Setting PCI_BRIDGE_CTL_VGA for bridge Root Device\r
232 Allocating resources...\r
233 Reading resources...\r
234 Root Device read_resources bus 0 link: 0\r
235 CPU_CLUSTER: 0 read_resources bus 0 link: 0\r
236 APIC: 10 missing read_resources\r
237 APIC: 11 missing read_resources\r
238 APIC: 12 missing read_resources\r
239 APIC: 13 missing read_resources\r
240 CPU_CLUSTER: 0 read_resources bus 0 link: 0 done\r
241 fx_devs=0x1\r
242 DOMAIN: 0000 read_resources bus 0 link: 0\r
243 PCI: 00:04.0 read_resources bus 1 link: 0\r
244 PCI: 00:04.0 read_resources bus 1 link: 0 done\r
245 PCI: 00:05.0 read_resources bus 2 link: 0\r
246 PCI: 00:05.0 read_resources bus 2 link: 0 done\r
247 PCI: 00:14.0 read_resources bus 1 link: 0\r
248 I2C: 01:50 missing read_resources\r
249 I2C: 01:51 missing read_resources\r
250 PCI: 00:14.0 read_resources bus 1 link: 0 done\r
251 PCI: 00:14.4 read_resources bus 3 link: 0\r
252 PCI: 00:14.4 read_resources bus 3 link: 0 done\r
253 PCI: 00:18.0 read_resources bus 0 link: 0\r
254 PCI: 00:18.0 read_resources bus 0 link: 0 done\r
255 PCI: 00:18.0 read_resources bus 0 link: 1\r
256 PCI: 00:18.0 read_resources bus 0 link: 1 done\r
257 PCI: 00:18.0 read_resources bus 0 link: 2\r
258 PCI: 00:18.0 read_resources bus 0 link: 2 done\r
259 PCI: 00:18.0 read_resources bus 0 link: 3\r
260 PCI: 00:18.0 read_resources bus 0 link: 3 done\r
261 DOMAIN: 0000 read_resources bus 0 link: 0 done\r
262 Root Device read_resources bus 0 link: 0 done\r
263 Done reading resources.\r
264 Show resources in subtree (Root Device)...After reading.\r
265  Root Device child on link 0 CPU_CLUSTER: 0\r
266   CPU_CLUSTER: 0 child on link 0 APIC: 10\r
267    APIC: 10\r
268    APIC: 11\r
269    APIC: 12\r
270    APIC: 13\r
271   DOMAIN: 0000 child on link 0 PCI: 00:00.0\r
272   DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffff flags 40040100 index 10000000\r
273   DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffffffff flags 40040200 index 10000100\r
274    PCI: 00:00.0\r
275    PCI: 00:01.0\r
276    PCI: 00:01.0 resource base 0 size 10000000 align 28 gran 28 limit ffffffff flags 1200 index 10\r
277    PCI: 00:01.0 resource base 0 size 100 align 8 gran 8 limit ffff flags 100 index 14\r
278    PCI: 00:01.0 resource base 0 size 40000 align 18 gran 18 limit ffffffff flags 200 index 18\r
279    PCI: 00:01.1\r
280    PCI: 00:01.1 resource base 0 size 4000 align 14 gran 14 limit ffffffff flags 200 index 10\r
281    PCI: 00:02.0\r
282    PCI: 00:03.0\r
283    PCI: 00:04.0 child on link 0 PCI: 01:00.0\r
284    PCI: 00:04.0 resource base 0 size 0 align 12 gran 12 limit ffffffff flags 80102 index 1c\r
285    PCI: 00:04.0 resource base 0 size 0 align 20 gran 20 limit ffffffffffffffff flags 81202 index 24\r
286    PCI: 00:04.0 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20\r
287     PCI: 01:00.0\r
288     PCI: 01:00.0 resource base 0 size 10000 align 16 gran 16 limit ffffffff flags 200 index 10\r
289     PCI: 01:00.2\r
290     PCI: 01:00.2 resource base 0 size 100 align 8 gran 8 limit ffff flags 100 index 10\r
291     PCI: 01:00.2 resource base 0 size 1000 align 12 gran 12 limit ffffffffffffffff flags 1201 index 18\r
292     PCI: 01:00.2 resource base 0 size 4000 align 14 gran 14 limit ffffffffffffffff flags 1201 index 20\r
293    PCI: 00:05.0 child on link 0 PCI: 02:00.0\r
294    PCI: 00:05.0 resource base 0 size 0 align 12 gran 12 limit ffffffff flags 80102 index 1c\r
295    PCI: 00:05.0 resource base 0 size 0 align 20 gran 20 limit ffffffffffffffff flags 81202 index 24\r
296    PCI: 00:05.0 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20\r
297     PCI: 02:00.0\r
298     PCI: 02:00.0 resource base 0 size 80000 align 19 gran 19 limit ffffffffffffffff flags 201 index 10\r
299     PCI: 02:00.0 resource base 0 size 10000 align 16 gran 16 limit ffffffff flags 2200 index 30\r
300    PCI: 00:06.0\r
301    PCI: 00:07.0\r
302    PCI: 00:08.0\r
303    PCI: 00:10.0\r
304    PCI: 00:10.0 resource base 0 size 2000 align 13 gran 13 limit ffffffffffffffff flags 201 index 10\r
305    PCI: 00:10.1\r
306    PCI: 00:11.0\r
307    PCI: 00:11.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 10\r
308    PCI: 00:11.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 14\r
309    PCI: 00:11.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 18\r
310    PCI: 00:11.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 1c\r
311    PCI: 00:11.0 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 index 20\r
312    PCI: 00:11.0 resource base 0 size 800 align 11 gran 11 limit ffffffff flags 200 index 24\r
313    PCI: 00:12.0\r
314    PCI: 00:12.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
315    PCI: 00:12.2\r
316    PCI: 00:12.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
317    PCI: 00:13.0\r
318    PCI: 00:13.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
319    PCI: 00:13.2\r
320    PCI: 00:13.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
321    PCI: 00:14.0 child on link 0 I2C: 01:50\r
322     I2C: 01:50\r
323     I2C: 01:51\r
324    PCI: 00:14.1\r
325    PCI: 00:14.2\r
326    PCI: 00:14.2 resource base 0 size 4000 align 14 gran 14 limit ffffffffffffffff flags 201 index 10\r
327    PCI: 00:14.3\r
328    PCI: 00:14.3 resource base 0 size 1 align 0 gran 0 limit ffffffef flags 200 index a0\r
329    PCI: 00:14.3 resource base 0 size 1000 align 0 gran 0 limit 0 flags c0040100 index 10000000\r
330    PCI: 00:14.3 resource base ff800000 size 800000 align 0 gran 0 limit 0 flags c0040200 index 10000100\r
331    PCI: 00:14.4\r
332    PCI: 00:14.4 resource base 0 size 0 align 12 gran 12 limit ffff flags 80102 index 1c\r
333    PCI: 00:14.4 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 81202 index 24\r
334    PCI: 00:14.4 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20\r
335    PCI: 00:14.5\r
336    PCI: 00:14.5 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
337    PCI: 00:14.6\r
338    PCI: 00:14.7\r
339    PCI: 00:14.7 resource base 0 size 100 align 8 gran 8 limit ffffffffffffffff flags 201 index 10\r
340    PCI: 00:15.0\r
341    PCI: 00:15.1\r
342    PCI: 00:15.2\r
343    PCI: 00:15.3\r
344    PCI: 00:18.0\r
345    PCI: 00:18.0 resource base f8000000 size 4000000 align 0 gran 0 limit 0 flags f0000200 index c0010058\r
346    PCI: 00:18.1\r
347    PCI: 00:18.2\r
348    PCI: 00:18.3\r
349    PCI: 00:18.4\r
350    PCI: 00:18.5\r
351 DOMAIN: 0000 compute_resources_io: base: 0 size: 0 align: 0 gran: 0 limit: ffff\r
352 PCI: 00:04.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffffffff\r
353 PCI: 01:00.2 10 *  [0x0 - 0xff] io\r
354 PCI: 00:04.0 compute_resources_io: base: 100 size: 1000 align: 12 gran: 12 limit: ffff done\r
355 PCI: 00:05.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffffffff\r
356 PCI: 00:05.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffffffff done\r
357 PCI: 00:14.4 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
358 PCI: 00:14.4 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done\r
359 PCI: 00:04.0 1c *  [0x0 - 0xfff] io\r
360 PCI: 00:01.0 14 *  [0x1000 - 0x10ff] io\r
361 PCI: 00:11.0 20 *  [0x1400 - 0x140f] io\r
362 PCI: 00:11.0 10 *  [0x1410 - 0x1417] io\r
363 PCI: 00:11.0 18 *  [0x1418 - 0x141f] io\r
364 PCI: 00:11.0 14 *  [0x1420 - 0x1423] io\r
365 PCI: 00:11.0 1c *  [0x1424 - 0x1427] io\r
366 DOMAIN: 0000 compute_resources_io: base: 1428 size: 1428 align: 12 gran: 0 limit: ffff done\r
367 DOMAIN: 0000 compute_resources_mem: base: 0 size: 0 align: 0 gran: 0 limit: ffffffff\r
368 PCI: 00:04.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff\r
369 PCI: 01:00.2 20 *  [0x0 - 0x3fff] prefmem\r
370 PCI: 01:00.2 18 *  [0x4000 - 0x4fff] prefmem\r
371 PCI: 00:04.0 compute_resources_prefmem: base: 5000 size: 100000 align: 20 gran: 20 limit: ffffffffffffffff done\r
372 PCI: 00:04.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
373 PCI: 01:00.0 10 *  [0x0 - 0xffff] mem\r
374 PCI: 00:04.0 compute_resources_mem: base: 10000 size: 100000 align: 20 gran: 20 limit: ffffffff done\r
375 PCI: 00:05.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff\r
376 PCI: 00:05.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff done\r
377 PCI: 00:05.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
378 PCI: 02:00.0 10 *  [0x0 - 0x7ffff] mem\r
379 PCI: 02:00.0 30 *  [0x80000 - 0x8ffff] mem\r
380 PCI: 00:05.0 compute_resources_mem: base: 90000 size: 100000 align: 20 gran: 20 limit: ffffffff done\r
381 PCI: 00:14.4 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
382 PCI: 00:14.4 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
383 PCI: 00:14.4 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
384 PCI: 00:14.4 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
385 PCI: 00:01.0 10 *  [0x0 - 0xfffffff] prefmem\r
386 PCI: 00:04.0 24 *  [0x10000000 - 0x100fffff] prefmem\r
387 PCI: 00:04.0 20 *  [0x10100000 - 0x101fffff] mem\r
388 PCI: 00:05.0 20 *  [0x10200000 - 0x102fffff] mem\r
389 PCI: 00:01.0 18 *  [0x10300000 - 0x1033ffff] mem\r
390 PCI: 00:01.1 10 *  [0x10340000 - 0x10343fff] mem\r
391 PCI: 00:14.2 10 *  [0x10344000 - 0x10347fff] mem\r
392 PCI: 00:10.0 10 *  [0x10348000 - 0x10349fff] mem\r
393 PCI: 00:12.0 10 *  [0x1034a000 - 0x1034afff] mem\r
394 PCI: 00:13.0 10 *  [0x1034b000 - 0x1034bfff] mem\r
395 PCI: 00:14.5 10 *  [0x1034c000 - 0x1034cfff] mem\r
396 PCI: 00:11.0 24 *  [0x1034d000 - 0x1034d7ff] mem\r
397 PCI: 00:12.2 10 *  [0x1034d800 - 0x1034d8ff] mem\r
398 PCI: 00:13.2 10 *  [0x1034d900 - 0x1034d9ff] mem\r
399 PCI: 00:14.7 10 *  [0x1034da00 - 0x1034daff] mem\r
400 PCI: 00:14.3 a0 *  [0x1034db00 - 0x1034db00] mem\r
401 DOMAIN: 0000 compute_resources_mem: base: 1034db01 size: 1034db01 align: 28 gran: 0 limit: ffffffef done\r
402 avoid_fixed_resources: DOMAIN: 0000\r
403 avoid_fixed_resources:@DOMAIN: 0000 10000000 limit 0000ffff\r
404 avoid_fixed_resources:@DOMAIN: 0000 10000100 limit ffffffef\r
405 constrain_resources: DOMAIN: 0000\r
406 constrain_resources: PCI: 00:00.0\r
407 constrain_resources: PCI: 00:01.0\r
408 constrain_resources: PCI: 00:01.1\r
409 constrain_resources: PCI: 00:04.0\r
410 constrain_resources: PCI: 01:00.0\r
411 constrain_resources: PCI: 01:00.2\r
412 constrain_resources: PCI: 00:05.0\r
413 constrain_resources: PCI: 02:00.0\r
414 constrain_resources: PCI: 00:10.0\r
415 constrain_resources: PCI: 00:11.0\r
416 constrain_resources: PCI: 00:12.0\r
417 constrain_resources: PCI: 00:12.2\r
418 constrain_resources: PCI: 00:13.0\r
419 constrain_resources: PCI: 00:13.2\r
420 constrain_resources: PCI: 00:14.0\r
421 constrain_resources: I2C: 01:50\r
422 constrain_resources: I2C: 01:51\r
423 constrain_resources: PCI: 00:14.2\r
424 constrain_resources: PCI: 00:14.3\r
425 constrain_resources: PCI: 00:14.4\r
426 constrain_resources: PCI: 00:14.5\r
427 constrain_resources: PCI: 00:14.7\r
428 constrain_resources: PCI: 00:18.0\r
429 constrain_resources: PCI: 00:18.1\r
430 constrain_resources: PCI: 00:18.2\r
431 constrain_resources: PCI: 00:18.3\r
432 constrain_resources: PCI: 00:18.4\r
433 constrain_resources: PCI: 00:18.5\r
434 avoid_fixed_resources2: DOMAIN: 0000@10000000 limit 0000ffff\r
435         lim->base 00001000 lim->limit 0000ffff\r
436 avoid_fixed_resources2: DOMAIN: 0000@10000100 limit ffffffef\r
437         lim->base 00000000 lim->limit f7ffffff\r
438 Setting resources...\r
439 DOMAIN: 0000 allocate_resources_io: base:1000 size:1428 align:12 gran:0 limit:ffff\r
440 Assigned: PCI: 00:04.0 1c *  [0x1000 - 0x1fff] io\r
441 Assigned: PCI: 00:01.0 14 *  [0x2000 - 0x20ff] io\r
442 Assigned: PCI: 00:11.0 20 *  [0x2400 - 0x240f] io\r
443 Assigned: PCI: 00:11.0 10 *  [0x2410 - 0x2417] io\r
444 Assigned: PCI: 00:11.0 18 *  [0x2418 - 0x241f] io\r
445 Assigned: PCI: 00:11.0 14 *  [0x2420 - 0x2423] io\r
446 Assigned: PCI: 00:11.0 1c *  [0x2424 - 0x2427] io\r
447 DOMAIN: 0000 allocate_resources_io: next_base: 2428 size: 1428 align: 12 gran: 0 done\r
448 PCI: 00:04.0 allocate_resources_io: base:1000 size:1000 align:12 gran:12 limit:ffff\r
449 Assigned: PCI: 01:00.2 10 *  [0x1000 - 0x10ff] io\r
450 PCI: 00:04.0 allocate_resources_io: next_base: 1100 size: 1000 align: 12 gran: 12 done\r
451 PCI: 00:05.0 allocate_resources_io: base:ffff size:0 align:12 gran:12 limit:ffff\r
452 PCI: 00:05.0 allocate_resources_io: next_base: ffff size: 0 align: 12 gran: 12 done\r
453 PCI: 00:14.4 allocate_resources_io: base:ffff size:0 align:12 gran:12 limit:ffff\r
454 PCI: 00:14.4 allocate_resources_io: next_base: ffff size: 0 align: 12 gran: 12 done\r
455 DOMAIN: 0000 allocate_resources_mem: base:e0000000 size:1034db01 align:28 gran:0 limit:f7ffffff\r
456 Assigned: PCI: 00:01.0 10 *  [0xe0000000 - 0xefffffff] prefmem\r
457 Assigned: PCI: 00:04.0 24 *  [0xf0000000 - 0xf00fffff] prefmem\r
458 Assigned: PCI: 00:04.0 20 *  [0xf0100000 - 0xf01fffff] mem\r
459 Assigned: PCI: 00:05.0 20 *  [0xf0200000 - 0xf02fffff] mem\r
460 Assigned: PCI: 00:01.0 18 *  [0xf0300000 - 0xf033ffff] mem\r
461 Assigned: PCI: 00:01.1 10 *  [0xf0340000 - 0xf0343fff] mem\r
462 Assigned: PCI: 00:14.2 10 *  [0xf0344000 - 0xf0347fff] mem\r
463 Assigned: PCI: 00:10.0 10 *  [0xf0348000 - 0xf0349fff] mem\r
464 Assigned: PCI: 00:12.0 10 *  [0xf034a000 - 0xf034afff] mem\r
465 Assigned: PCI: 00:13.0 10 *  [0xf034b000 - 0xf034bfff] mem\r
466 Assigned: PCI: 00:14.5 10 *  [0xf034c000 - 0xf034cfff] mem\r
467 Assigned: PCI: 00:11.0 24 *  [0xf034d000 - 0xf034d7ff] mem\r
468 Assigned: PCI: 00:12.2 10 *  [0xf034d800 - 0xf034d8ff] mem\r
469 Assigned: PCI: 00:13.2 10 *  [0xf034d900 - 0xf034d9ff] mem\r
470 Assigned: PCI: 00:14.7 10 *  [0xf034da00 - 0xf034daff] mem\r
471 Assigned: PCI: 00:14.3 a0 *  [0xf034db00 - 0xf034db00] mem\r
472 DOMAIN: 0000 allocate_resources_mem: next_base: f034db01 size: 1034db01 align: 28 gran: 0 done\r
473 PCI: 00:04.0 allocate_resources_prefmem: base:f0000000 size:100000 align:20 gran:20 limit:f7ffffff\r
474 Assigned: PCI: 01:00.2 20 *  [0xf0000000 - 0xf0003fff] prefmem\r
475 Assigned: PCI: 01:00.2 18 *  [0xf0004000 - 0xf0004fff] prefmem\r
476 PCI: 00:04.0 allocate_resources_prefmem: next_base: f0005000 size: 100000 align: 20 gran: 20 done\r
477 PCI: 00:04.0 allocate_resources_mem: base:f0100000 size:100000 align:20 gran:20 limit:f7ffffff\r
478 Assigned: PCI: 01:00.0 10 *  [0xf0100000 - 0xf010ffff] mem\r
479 PCI: 00:04.0 allocate_resources_mem: next_base: f0110000 size: 100000 align: 20 gran: 20 done\r
480 PCI: 00:05.0 allocate_resources_prefmem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff\r
481 PCI: 00:05.0 allocate_resources_prefmem: next_base: f7ffffff size: 0 align: 20 gran: 20 done\r
482 PCI: 00:05.0 allocate_resources_mem: base:f0200000 size:100000 align:20 gran:20 limit:f7ffffff\r
483 Assigned: PCI: 02:00.0 10 *  [0xf0200000 - 0xf027ffff] mem\r
484 Assigned: PCI: 02:00.0 30 *  [0xf0280000 - 0xf028ffff] mem\r
485 PCI: 00:05.0 allocate_resources_mem: next_base: f0290000 size: 100000 align: 20 gran: 20 done\r
486 PCI: 00:14.4 allocate_resources_prefmem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff\r
487 PCI: 00:14.4 allocate_resources_prefmem: next_base: f7ffffff size: 0 align: 20 gran: 20 done\r
488 PCI: 00:14.4 allocate_resources_mem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff\r
489 PCI: 00:14.4 allocate_resources_mem: next_base: f7ffffff size: 0 align: 20 gran: 20 done\r
490 Root Device assign_resources, bus 0 link: 0\r
491 node 0: mmio_basek=00380000, basek=00000300, limitk=001e0000\r
492 CBMEM region 5e120000-5effffff (cbmem_late_set_table)\r
493 DOMAIN: 0000 assign_resources, bus 0 link: 0\r
494 PCI: 00:01.0 10 <- [0x00e0000000 - 0x00efffffff] size 0x10000000 gran 0x1c prefmem\r
495 PCI: 00:01.0 14 <- [0x0000002000 - 0x00000020ff] size 0x00000100 gran 0x08 io\r
496 PCI: 00:01.0 18 <- [0x00f0300000 - 0x00f033ffff] size 0x00040000 gran 0x12 mem\r
497 PCI: 00:01.1 10 <- [0x00f0340000 - 0x00f0343fff] size 0x00004000 gran 0x0e mem\r
498 PCI: 00:04.0 1c <- [0x0000001000 - 0x0000001fff] size 0x00001000 gran 0x0c bus 01 io\r
499 PCI: 00:04.0 24 <- [0x00f0000000 - 0x00f00fffff] size 0x00100000 gran 0x14 bus 01 prefmem\r
500 PCI: 00:04.0 20 <- [0x00f0100000 - 0x00f01fffff] size 0x00100000 gran 0x14 bus 01 mem\r
501 PCI: 00:04.0 assign_resources, bus 1 link: 0\r
502 PCI: 01:00.0 10 <- [0x00f0100000 - 0x00f010ffff] size 0x00010000 gran 0x10 mem\r
503 PCI: 01:00.2 10 <- [0x0000001000 - 0x00000010ff] size 0x00000100 gran 0x08 io\r
504 PCI: 01:00.2 18 <- [0x00f0004000 - 0x00f0004fff] size 0x00001000 gran 0x0c prefmem64\r
505 PCI: 01:00.2 20 <- [0x00f0000000 - 0x00f0003fff] size 0x00004000 gran 0x0e prefmem64\r
506 PCI: 00:04.0 assign_resources, bus 1 link: 0\r
507 PCI: 00:05.0 1c <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c bus 02 io\r
508 PCI: 00:05.0 24 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 02 prefmem\r
509 PCI: 00:05.0 20 <- [0x00f0200000 - 0x00f02fffff] size 0x00100000 gran 0x14 bus 02 mem\r
510 PCI: 00:05.0 assign_resources, bus 2 link: 0\r
511 PCI: 02:00.0 10 <- [0x00f0200000 - 0x00f027ffff] size 0x00080000 gran 0x13 mem64\r
512 PCI: 02:00.0 30 <- [0x00f0280000 - 0x00f028ffff] size 0x00010000 gran 0x10 romem\r
513 PCI: 00:05.0 assign_resources, bus 2 link: 0\r
514 PCI: 00:10.0 10 <- [0x00f0348000 - 0x00f0349fff] size 0x00002000 gran 0x0d mem64\r
515 PCI: 00:11.0 10 <- [0x0000002410 - 0x0000002417] size 0x00000008 gran 0x03 io\r
516 PCI: 00:11.0 14 <- [0x0000002420 - 0x0000002423] size 0x00000004 gran 0x02 io\r
517 PCI: 00:11.0 18 <- [0x0000002418 - 0x000000241f] size 0x00000008 gran 0x03 io\r
518 PCI: 00:11.0 1c <- [0x0000002424 - 0x0000002427] size 0x00000004 gran 0x02 io\r
519 PCI: 00:11.0 20 <- [0x0000002400 - 0x000000240f] size 0x00000010 gran 0x04 io\r
520 PCI: 00:11.0 24 <- [0x00f034d000 - 0x00f034d7ff] size 0x00000800 gran 0x0b mem\r
521 PCI: 00:12.0 10 <- [0x00f034a000 - 0x00f034afff] size 0x00001000 gran 0x0c mem\r
522 PCI: 00:12.2 10 <- [0x00f034d800 - 0x00f034d8ff] size 0x00000100 gran 0x08 mem\r
523 PCI: 00:13.0 10 <- [0x00f034b000 - 0x00f034bfff] size 0x00001000 gran 0x0c mem\r
524 PCI: 00:13.2 10 <- [0x00f034d900 - 0x00f034d9ff] size 0x00000100 gran 0x08 mem\r
525 PCI: 00:14.2 10 <- [0x00f0344000 - 0x00f0347fff] size 0x00004000 gran 0x0e mem64\r
526 PCI: 00:14.3 a0 <- [0x00f034db02 - 0x00f034db02] size 0x00000001 gran 0x00 mem\r
527 PCI: 00:14.4 1c <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c bus 03 io\r
528 PCI: 00:14.4 24 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 03 prefmem\r
529 PCI: 00:14.4 20 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 03 mem\r
530 PCI: 00:14.5 10 <- [0x00f034c000 - 0x00f034cfff] size 0x00001000 gran 0x0c mem\r
531 PCI: 00:14.7 10 <- [0x00f034da00 - 0x00f034daff] size 0x00000100 gran 0x08 mem64\r
532 PCI: 00:18.0 c0010058 <- [0x00f8000000 - 0x00fbffffff] size 0x04000000 gran 0x00 mem <mmconfig>\r
533 DOMAIN: 0000 assign_resources, bus 0 link: 0\r
534 Root Device assign_resources, bus 0 link: 0\r
535 Done setting resources.\r
536 Show resources in subtree (Root Device)...After assigning values.\r
537  Root Device child on link 0 CPU_CLUSTER: 0\r
538   CPU_CLUSTER: 0 child on link 0 APIC: 10\r
539    APIC: 10\r
540    APIC: 11\r
541    APIC: 12\r
542    APIC: 13\r
543   DOMAIN: 0000 child on link 0 PCI: 00:00.0\r
544   DOMAIN: 0000 resource base 1000 size 1428 align 12 gran 0 limit ffff flags 40040100 index 10000000\r
545   DOMAIN: 0000 resource base e0000000 size 1034db01 align 28 gran 0 limit f7ffffff flags 40040200 index 10000100\r
546   DOMAIN: 0000 resource base 0 size a0000 align 0 gran 0 limit 0 flags e0004200 index 10\r
547   DOMAIN: 0000 resource base c0000 size 77f40000 align 0 gran 0 limit 0 flags e0004200 index 20\r
548   DOMAIN: 0000 resource base 5f000000 size 20000000 align 0 gran 0 limit 0 flags f0000200 index 7\r
549    PCI: 00:00.0\r
550    PCI: 00:01.0\r
551    PCI: 00:01.0 resource base e0000000 size 10000000 align 28 gran 28 limit f7ffffff flags 60001200 index 10\r
552    PCI: 00:01.0 resource base 2000 size 100 align 8 gran 8 limit ffff flags 60000100 index 14\r
553    PCI: 00:01.0 resource base f0300000 size 40000 align 18 gran 18 limit f7ffffff flags 60000200 index 18\r
554    PCI: 00:01.1\r
555    PCI: 00:01.1 resource base f0340000 size 4000 align 14 gran 14 limit f7ffffff flags 60000200 index 10\r
556    PCI: 00:02.0\r
557    PCI: 00:03.0\r
558    PCI: 00:04.0 child on link 0 PCI: 01:00.0\r
559    PCI: 00:04.0 resource base 1000 size 1000 align 12 gran 12 limit ffff flags 60080102 index 1c\r
560    PCI: 00:04.0 resource base f0000000 size 100000 align 20 gran 20 limit f7ffffff flags 60081202 index 24\r
561    PCI: 00:04.0 resource base f0100000 size 100000 align 20 gran 20 limit f7ffffff flags 60080202 index 20\r
562     PCI: 01:00.0\r
563     PCI: 01:00.0 resource base f0100000 size 10000 align 16 gran 16 limit f7ffffff flags 60000200 index 10\r
564     PCI: 01:00.2\r
565     PCI: 01:00.2 resource base 1000 size 100 align 8 gran 8 limit ffff flags 60000100 index 10\r
566     PCI: 01:00.2 resource base f0004000 size 1000 align 12 gran 12 limit f7ffffff flags 60001201 index 18\r
567     PCI: 01:00.2 resource base f0000000 size 4000 align 14 gran 14 limit f7ffffff flags 60001201 index 20\r
568    PCI: 00:05.0 child on link 0 PCI: 02:00.0\r
569    PCI: 00:05.0 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080102 index 1c\r
570    PCI: 00:05.0 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60081202 index 24\r
571    PCI: 00:05.0 resource base f0200000 size 100000 align 20 gran 20 limit f7ffffff flags 60080202 index 20\r
572     PCI: 02:00.0\r
573     PCI: 02:00.0 resource base f0200000 size 80000 align 19 gran 19 limit f7ffffff flags 60000201 index 10\r
574     PCI: 02:00.0 resource base f0280000 size 10000 align 16 gran 16 limit f7ffffff flags 60002200 index 30\r
575    PCI: 00:06.0\r
576    PCI: 00:07.0\r
577    PCI: 00:08.0\r
578    PCI: 00:10.0\r
579    PCI: 00:10.0 resource base f0348000 size 2000 align 13 gran 13 limit f7ffffff flags 60000201 index 10\r
580    PCI: 00:10.1\r
581    PCI: 00:11.0\r
582    PCI: 00:11.0 resource base 2410 size 8 align 3 gran 3 limit ffff flags 60000100 index 10\r
583    PCI: 00:11.0 resource base 2420 size 4 align 2 gran 2 limit ffff flags 60000100 index 14\r
584    PCI: 00:11.0 resource base 2418 size 8 align 3 gran 3 limit ffff flags 60000100 index 18\r
585    PCI: 00:11.0 resource base 2424 size 4 align 2 gran 2 limit ffff flags 60000100 index 1c\r
586    PCI: 00:11.0 resource base 2400 size 10 align 4 gran 4 limit ffff flags 60000100 index 20\r
587    PCI: 00:11.0 resource base f034d000 size 800 align 11 gran 11 limit f7ffffff flags 60000200 index 24\r
588    PCI: 00:12.0\r
589    PCI: 00:12.0 resource base f034a000 size 1000 align 12 gran 12 limit f7ffffff flags 60000200 index 10\r
590    PCI: 00:12.2\r
591    PCI: 00:12.2 resource base f034d800 size 100 align 8 gran 8 limit f7ffffff flags 60000200 index 10\r
592    PCI: 00:13.0\r
593    PCI: 00:13.0 resource base f034b000 size 1000 align 12 gran 12 limit f7ffffff flags 60000200 index 10\r
594    PCI: 00:13.2\r
595    PCI: 00:13.2 resource base f034d900 size 100 align 8 gran 8 limit f7ffffff flags 60000200 index 10\r
596    PCI: 00:14.0 child on link 0 I2C: 01:50\r
597     I2C: 01:50\r
598     I2C: 01:51\r
599    PCI: 00:14.1\r
600    PCI: 00:14.2\r
601    PCI: 00:14.2 resource base f0344000 size 4000 align 14 gran 14 limit f7ffffff flags 60000201 index 10\r
602    PCI: 00:14.3\r
603    PCI: 00:14.3 resource base f034db02 size 1 align 0 gran 0 limit f7ffffff flags 60000200 index a0\r
604    PCI: 00:14.3 resource base 0 size 1000 align 0 gran 0 limit 0 flags c0040100 index 10000000\r
605    PCI: 00:14.3 resource base ff800000 size 800000 align 0 gran 0 limit 0 flags c0040200 index 10000100\r
606    PCI: 00:14.4\r
607    PCI: 00:14.4 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080102 index 1c\r
608    PCI: 00:14.4 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60081202 index 24\r
609    PCI: 00:14.4 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60080202 index 20\r
610    PCI: 00:14.5\r
611    PCI: 00:14.5 resource base f034c000 size 1000 align 12 gran 12 limit f7ffffff flags 60000200 index 10\r
612    PCI: 00:14.6\r
613    PCI: 00:14.7\r
614    PCI: 00:14.7 resource base f034da00 size 100 align 8 gran 8 limit f7ffffff flags 60000201 index 10\r
615    PCI: 00:15.0\r
616    PCI: 00:15.1\r
617    PCI: 00:15.2\r
618    PCI: 00:15.3\r
619    PCI: 00:18.0\r
620    PCI: 00:18.0 resource base f8000000 size 4000000 align 0 gran 0 limit 0 flags f0000200 index c0010058\r
621    PCI: 00:18.1\r
622    PCI: 00:18.2\r
623    PCI: 00:18.3\r
624    PCI: 00:18.4\r
625    PCI: 00:18.5\r
626 Done allocating resources.\r
627 BS: BS_DEV_RESOURCES times (us): entry 0 run 1572 exit 0\r
628 Enabling resources...\r
629 \r
630 Fam15 - domain_enable_resources: AmdInitMid.\r
631 agesawrapper_amdinitmid passed.\r
632   ader - leaving domain_enable_resources.\r
633 PCI: 00:00.0 subsystem <- 1022/1410\r
634 PCI: 00:00.0 cmd <- 06\r
635 PCI: 00:01.0 subsystem <- 1022/1410\r
636 PCI: 00:01.0 cmd <- 07\r
637 PCI: 00:01.1 subsystem <- 1022/1410\r
638 PCI: 00:01.1 cmd <- 02\r
639 PCI: 00:04.0 bridge ctrl <- 0003\r
640 PCI: 00:04.0 cmd <- 07\r
641 PCI: 00:05.0 bridge ctrl <- 0003\r
642 PCI: 00:05.0 cmd <- 06\r
643 PCI: 00:10.0 subsystem <- 1022/1410\r
644 PCI: 00:10.0 cmd <- 02\r
645 PCI: 00:11.0 cmd <- 03\r
646 PCI: 00:12.0 subsystem <- 1022/1410\r
647 PCI: 00:12.0 cmd <- 02\r
648 PCI: 00:12.2 subsystem <- 1022/1410\r
649 PCI: 00:12.2 cmd <- 02\r
650 PCI: 00:13.0 subsystem <- 1022/1410\r
651 PCI: 00:13.0 cmd <- 02\r
652 PCI: 00:13.2 subsystem <- 1022/1410\r
653 PCI: 00:13.2 cmd <- 02\r
654 PCI: 00:14.0 subsystem <- 1022/1410\r
655 PCI: 00:14.0 cmd <- 403\r
656 PCI: 00:14.2 subsystem <- 1022/1410\r
657 PCI: 00:14.2 cmd <- 02\r
658 PCI: 00:14.3 subsystem <- 1022/1410\r
659 PCI: 00:14.3 cmd <- 0f\r
660 hudson_lpc_enable_childrens_resources\r
661 PCI: 00:14.4 bridge ctrl <- 0003\r
662 PCI: 00:14.4 cmd <- 00\r
663 PCI: 00:14.5 subsystem <- 1022/1410\r
664 PCI: 00:14.5 cmd <- 02\r
665 PCI: 00:14.7 subsystem <- 1022/1410\r
666 PCI: 00:14.7 cmd <- 06\r
667 PCI: 00:18.0 cmd <- 00\r
668 PCI: 00:18.1 subsystem <- 1022/1410\r
669 PCI: 00:18.1 cmd <- 00\r
670 PCI: 00:18.2 subsystem <- 1022/1410\r
671 PCI: 00:18.2 cmd <- 00\r
672 PCI: 00:18.3 subsystem <- 1022/1410\r
673 PCI: 00:18.3 cmd <- 00\r
674 PCI: 00:18.4 subsystem <- 1022/1410\r
675 PCI: 00:18.4 cmd <- 00\r
676 PCI: 00:18.5 subsystem <- 1022/1410\r
677 PCI: 00:18.5 cmd <- 00\r
678 PCI: 01:00.0 cmd <- 02\r
679 PCI: 01:00.2 cmd <- 03\r
680 PCI: 02:00.0 cmd <- 02\r
681 done.\r
682 BS: BS_DEV_ENABLE times (us): entry 0 run 7504 exit 0\r
683 Initializing devices...\r
684 Root Device init\r
685 Root Device init 0 usecs\r
686 CPU_CLUSTER: 0 init\r
687 start_eip=0x00001000, code_size=0x00000031\r
688 Initializing CPU #0\r
689 CPU: vendor AMD device 610f01\r
690 CPU: family 15, model 10, stepping 01\r
691 Using generic cpu ops (good)\r
692 Model 15 Init.\r
693 \r
694 MTRR check\r
695 Fixed MTRRs   : Enabled\r
696 Variable MTRRs: Enabled\r
697 \r
698 Enabling cache\r
699 Setting up local apic... apic_id: 0x10 done.\r
700 siblings = 03, CPU #0 initialized\r
701 CPU1: stack_base 002cc000, stack_end 002ccff8\r
702 Asserting INIT.\r
703 Waiting for send to finish...\r
704 +Deasserting INIT.\r
705 Waiting for send to finish...\r
706 +#startup loops: 2.\r
707 Sending STARTUP #1 to 17.\r
708 After apic_write.\r
709 Startup point 1.\r
710 Waiting for send to finish...\r
711 +Sending STARTUP #2 to 17.\r
712 After apic_write.\r
713 Startup point 1.\r
714 Waiting for send to finish...\r
715 +After Startup.\r
716 Initializing CPU #1\r
717 CPU: vendor AMD device 610f01\r
718 CPU: family 15, model 10, stepping 01\r
719 Using generic cpu ops (good)\r
720 Model 15 Init.\r
721 \r
722 MTRR check\r
723 Fixed MTRRs   : Enabled\r
724 Variable MTRRs: Enabled\r
725 \r
726 Enabling cache\r
727 Setting up local apic... apic_id: 0x11 done.\r
728 siblings = 03, CPU #1 initialized\r
729 CPU2: stack_base 002cb000, stack_end 002cbff8\r
730 Asserting INIT.\r
731 Waiting for send to finish...\r
732 +Deasserting INIT.\r
733 Waiting for send to finish...\r
734 +#startup loops: 2.\r
735 Sending STARTUP #1 to 18.\r
736 After apic_write.\r
737 Startup point 1.\r
738 Waiting for send to finish...\r
739 +Sending STARTUP #2 to 18.\r
740 After apic_write.\r
741 Startup point 1.\r
742 Waiting for send to finish...\r
743 +After Startup.\r
744 Initializing CPU #2\r
745 CPU: vendor AMD device 610f01\r
746 CPU: family 15, model 10, stepping 01\r
747 Using generic cpu ops (good)\r
748 Model 15 Init.\r
749 \r
750 MTRR check\r
751 Fixed MTRRs   : Enabled\r
752 Variable MTRRs: Enabled\r
753 \r
754 Enabling cache\r
755 Setting up local apic... apic_id: 0x12 done.\r
756 siblings = 03, CPU #2 initialized\r
757 CPU3: stack_base 002ca000, stack_end 002caff8\r
758 Asserting INIT.\r
759 Waiting for send to finish...\r
760 +Deasserting INIT.\r
761 Waiting for send to finish...\r
762 +#startup loops: 2.\r
763 Sending STARTUP #1 to 19.\r
764 After apic_write.\r
765 Startup point 1.\r
766 Waiting for send to finish...\r
767 +Sending STARTUP #2 to 19.\r
768 After apic_write.\r
769 Startup point 1.\r
770 Waiting for send to finish...\r
771 +After Startup.\r
772 Initializing CPU #3\r
773 Waiting for 1 CPUS to stop\r
774 CPU: vendor AMD device 610f01\r
775 CPU: family 15, model 10, stepping 01\r
776 Using generic cpu ops (good)\r
777 Model 15 Init.\r
778 \r
779 MTRR check\r
780 Fixed MTRRs   : Enabled\r
781 Variable MTRRs: Enabled\r
782 \r
783 Enabling cache\r
784 Setting up local apic... apic_id: 0x13 done.\r
785 siblings = 03, CPU #3 initialized\r
786 All AP CPUs stopped (54 loops)\r
787 CPU1: stack: 002cc000 - 002cd000, lowest used address 002ccd9c, stack used: 612 bytes\r
788 CPU2: stack: 002cb000 - 002cc000, lowest used address 002cbd9c, stack used: 612 bytes\r
789 CPU3: stack: 002ca000 - 002cb000, lowest used address 002cad9c, stack used: 612 bytes\r
790 CPU_CLUSTER: 0 init 36827 usecs\r
791 PCI: 00:00.0 init\r
792 PCI: 00:00.0 init 0 usecs\r
793 PCI: 00:01.0 init\r
794 PCI: 00:01.0 init 0 usecs\r
795 PCI: 00:01.1 init\r
796 PCI: 00:01.1 init 1 usecs\r
797 PCI: 00:10.0 init\r
798 PCI: 00:10.0 init 1 usecs\r
799 PCI: 00:11.0 init\r
800 PCI: 00:11.0 init 1 usecs\r
801 PCI: 00:12.0 init\r
802 PCI: 00:12.0 init 1 usecs\r
803 PCI: 00:12.2 init\r
804 PCI: 00:12.2 init 0 usecs\r
805 PCI: 00:13.0 init\r
806 PCI: 00:13.0 init 0 usecs\r
807 PCI: 00:13.2 init\r
808 PCI: 00:13.2 init 1 usecs\r
809 PCI: 00:14.0 init\r
810 IOAPIC: Initializing IOAPIC at 0xfec00000\r
811 IOAPIC: Bootstrap Processor Local APIC = 0x10\r
812 IOAPIC: ID = 0x04\r
813 IOAPIC: Dumping registers\r
814   reg 0x0000: 0x04000000\r
815   reg 0x0001: 0x00178021\r
816   reg 0x0002: 0x04000000\r
817 IOAPIC: 24 interrupts\r
818 IOAPIC: Enabling interrupts on FSB\r
819 IOAPIC: reg 0x00000000 value 0x10000000 0x00000700\r
820 IOAPIC: reg 0x00000001 value 0x00000000 0x00010000\r
821 IOAPIC: reg 0x00000002 value 0x00000000 0x00010000\r
822 IOAPIC: reg 0x00000003 value 0x00000000 0x00010000\r
823 IOAPIC: reg 0x00000004 value 0x00000000 0x00010000\r
824 IOAPIC: reg 0x00000005 value 0x00000000 0x00010000\r
825 IOAPIC: reg 0x00000006 value 0x00000000 0x00010000\r
826 IOAPIC: reg 0x00000007 value 0x00000000 0x00010000\r
827 IOAPIC: reg 0x00000008 value 0x00000000 0x00010000\r
828 IOAPIC: reg 0x00000009 value 0x00000000 0x00010000\r
829 IOAPIC: reg 0x0000000a value 0x00000000 0x00010000\r
830 IOAPIC: reg 0x0000000b value 0x00000000 0x00010000\r
831 IOAPIC: reg 0x0000000c value 0x00000000 0x00010000\r
832 IOAPIC: reg 0x0000000d value 0x00000000 0x00010000\r
833 IOAPIC: reg 0x0000000e value 0x00000000 0x00010000\r
834 IOAPIC: reg 0x0000000f value 0x00000000 0x00010000\r
835 IOAPIC: reg 0x00000010 value 0x00000000 0x00010000\r
836 IOAPIC: reg 0x00000011 value 0x00000000 0x00010000\r
837 IOAPIC: reg 0x00000012 value 0x00000000 0x00010000\r
838 IOAPIC: reg 0x00000013 value 0x00000000 0x00010000\r
839 IOAPIC: reg 0x00000014 value 0x00000000 0x00010000\r
840 IOAPIC: reg 0x00000015 value 0x00000000 0x00010000\r
841 IOAPIC: reg 0x00000016 value 0x00000000 0x00010000\r
842 IOAPIC: reg 0x00000017 value 0x00000000 0x00010000\r
843 PCI: 00:14.0 init 24 usecs\r
844 PCI: 00:14.2 init\r
845 PCI: 00:14.2 init 1 usecs\r
846 PCI: 00:14.3 init\r
847 RTC Init\r
848 RTC: coreboot checksum invalid\r
849 PCI: 00:14.3 init 165 usecs\r
850 PCI: 00:14.4 init\r
851 PCI: 00:14.4 init 1 usecs\r
852 PCI: 00:14.5 init\r
853 PCI: 00:14.5 init 0 usecs\r
854 PCI: 00:14.7 init\r
855 PCI: 00:14.7 init 0 usecs\r
856 PCI: 00:18.0 init\r
857 PCI: 00:18.0 init 1 usecs\r
858 PCI: 00:18.1 init\r
859 PCI: 00:18.1 init 0 usecs\r
860 PCI: 00:18.2 init\r
861 PCI: 00:18.2 init 0 usecs\r
862 PCI: 00:18.3 init\r
863 PCI: 00:18.3 init 1 usecs\r
864 PCI: 00:18.4 init\r
865 PCI: 00:18.4 init 0 usecs\r
866 PCI: 00:18.5 init\r
867 PCI: 00:18.5 init 0 usecs\r
868 PCI: 01:00.0 init\r
869 PCI: 01:00.0 init 1 usecs\r
870 PCI: 01:00.2 init\r
871 PCI: 01:00.2 init 0 usecs\r
872 PCI: 02:00.0 init\r
873 PCI: 02:00.0 init 0 usecs\r
874 Devices initialized\r
875 Show all devs...After init.\r
876 Root Device: enabled 1\r
877 CPU_CLUSTER: 0: enabled 1\r
878 APIC: 10: enabled 1\r
879 DOMAIN: 0000: enabled 1\r
880 PCI: 00:00.0: enabled 1\r
881 PCI: 00:01.0: enabled 1\r
882 PCI: 00:01.1: enabled 1\r
883 PCI: 00:02.0: enabled 0\r
884 PCI: 00:03.0: enabled 0\r
885 PCI: 00:04.0: enabled 1\r
886 PCI: 00:05.0: enabled 1\r
887 PCI: 00:06.0: enabled 0\r
888 PCI: 00:07.0: enabled 0\r
889 PCI: 00:08.0: enabled 0\r
890 PCI: 00:10.0: enabled 1\r
891 PCI: 00:10.1: enabled 0\r
892 PCI: 00:11.0: enabled 1\r
893 PCI: 00:12.0: enabled 1\r
894 PCI: 00:12.2: enabled 1\r
895 PCI: 00:13.0: enabled 1\r
896 PCI: 00:13.2: enabled 1\r
897 PCI: 00:14.0: enabled 1\r
898 I2C: 01:50: enabled 1\r
899 I2C: 01:51: enabled 1\r
900 PCI: 00:14.1: enabled 0\r
901 PCI: 00:14.2: enabled 1\r
902 PCI: 00:14.3: enabled 1\r
903 PCI: 00:14.4: enabled 1\r
904 PCI: 00:14.5: enabled 1\r
905 PCI: 00:14.6: enabled 0\r
906 PCI: 00:14.7: enabled 1\r
907 PCI: 00:15.0: enabled 0\r
908 PCI: 00:15.1: enabled 0\r
909 PCI: 00:15.2: enabled 0\r
910 PCI: 00:15.3: enabled 0\r
911 PCI: 00:18.0: enabled 1\r
912 PCI: 00:18.1: enabled 1\r
913 PCI: 00:18.2: enabled 1\r
914 PCI: 00:18.3: enabled 1\r
915 PCI: 00:18.4: enabled 1\r
916 PCI: 00:18.5: enabled 1\r
917 APIC: 11: enabled 1\r
918 APIC: 12: enabled 1\r
919 APIC: 13: enabled 1\r
920 PCI: 01:00.0: enabled 1\r
921 PCI: 01:00.2: enabled 1\r
922 PCI: 02:00.0: enabled 1\r
923 BS: BS_DEV_INIT times (us): entry 0 run 37057 exit 0\r
924 CBMEM region 5e120000-5effffff (cbmem_check_toc)\r
925 CBMEM region 5e120000-5effffff (cbmem_initialize_empty)\r
926 Adding CBMEM entry as no. 1\r
927 Moving GDT to 5e120200...ok\r
928 Adding CBMEM entry as no. 2\r
929 Finalize devices...\r
930 Devices finalized\r
931 Adding CBMEM entry as no. 3\r
932 BS: BS_POST_DEVICE times (us): entry 8 run 2 exit 0\r
933 BS: BS_OS_RESUME_CHECK times (us): entry 0 run 0 exit 0\r
934 DmiTable:0, AcpiPstatein: 10010126, AcpiSrat:0,AcpiSlit:0, Mce:100111ba, Cmc:1001127c,Alib:100123c3, AcpiIvrs:0 in agesawrapper_amdinitlate\r
935 NvStorageSize=263, NvStorage=1001ccd4\r
936 SF: Detected W25Q32 with page size 1000, total 400000\r
937 SF: Successfully erased 4096 bytes @ 0xffff7000\r
938 VolatileStorageSize=5a26, VolatileStorage=1001cf37\r
939 SF: Detected W25Q32 with page size 1000, total 400000\r
940 SF: Successfully erased 24576 bytes @ 0xffff0000\r
941 SF: Detected W25Q32 with page size 1000, total 400000\r
942 SF: Successfully erased 4096 bytes @ 0xffff6000\r
943 Writing IRQ routing tables to 0xf0000...write_pirq_routing_table done.\r
944 Adding CBMEM entry as no. 4\r
945 Writing IRQ routing tables to 0x5e130600...write_pirq_routing_table done.\r
946 PIRQ table: 48 bytes.\r
947 Wrote the mp table end at: 000f0410 - 000f063c\r
948 Adding CBMEM entry as no. 5\r
949 Wrote the mp table end at: 5e131610 - 5e13183c\r
950 MP table: 572 bytes.\r
951 Adding CBMEM entry as no. 6\r
952 ACPI: Writing ACPI tables at 5e132600...\r
953 ACPI:    * DSDT at 5e1326c8\r
954 ACPI:    * DSDT @ 5e1326c8 Length 1af2\r
955 ACPI: * FACS at 5e1341c0\r
956 ACPI:  * FADT at 5e134200\r
957 pm_base: 0x0800\r
958 ACPI: added table 1/32, length now 40\r
959 ACPI:  * HPET at 5e1342f8\r
960 ACPI: added table 2/32, length now 44\r
961 ACPI:  * MADT at 5e134330\r
962 ACPI: added table 3/32, length now 48\r
963 ACPI: added table 4/32, length now 52\r
964 ACPI:    * IVRS at 5e134578\r
965   AGESA IVRS table NULL. Skipping.\r
966 ACPI:    * SRAT at 5e134578\r
967   AGESA SRAT table NULL. Skipping.\r
968 ACPI:   * SLIT at 5e134578\r
969   AGESA SLIT table NULL. Skipping.\r
970 ACPI:  * AGESA ALIB SSDT at 5e134580\r
971 ACPI: added table 5/32, length now 56\r
972 ACPI:    * SSDT at 5e136460\r
973 ACPI: added table 6/32, length now 60\r
974 ACPI:    * SSDT for PState at 5e136ffc\r
975 ACPI:    * SSDT\r
976 ACPI: added table 7/32, length now 64\r
977 ACPI: done.\r
978 ACPI tables: 19009 bytes.\r
979 Adding CBMEM entry as no. 7\r
980 smbios_write_tables: 5e13da00\r
981 Root Device (HP Pavilion m6 1035dx)\r
982 CPU_CLUSTER: 0 (AMD FAM15 Root Complex)\r
983 APIC: 10 (AMD CPU Family 15h)\r
984 DOMAIN: 0000 (AMD FAM15 Root Complex)\r
985 PCI: 00:00.0 (AMD FAM15 Northbridge)\r
986 PCI: 00:01.0 (AMD FAM15 Northbridge)\r
987 PCI: 00:01.1 (AMD FAM15 Northbridge)\r
988 PCI: 00:02.0 (AMD FAM15 Northbridge)\r
989 PCI: 00:03.0 (AMD FAM15 Northbridge)\r
990 PCI: 00:04.0 (AMD FAM15 Northbridge)\r
991 PCI: 00:05.0 (AMD FAM15 Northbridge)\r
992 PCI: 00:06.0 (AMD FAM15 Northbridge)\r
993 PCI: 00:07.0 (AMD FAM15 Northbridge)\r
994 PCI: 00:08.0 (AMD FAM15 Northbridge)\r
995 PCI: 00:10.0 (ATI HUDSON)\r
996 PCI: 00:10.1 (ATI HUDSON)\r
997 PCI: 00:11.0 (ATI HUDSON)\r
998 PCI: 00:12.0 (ATI HUDSON)\r
999 PCI: 00:12.2 (ATI HUDSON)\r
1000 PCI: 00:13.0 (ATI HUDSON)\r
1001 PCI: 00:13.2 (ATI HUDSON)\r
1002 PCI: 00:14.0 (ATI HUDSON)\r
1003 I2C: 01:50 (unknown)\r
1004 I2C: 01:51 (unknown)\r
1005 PCI: 00:14.1 (ATI HUDSON)\r
1006 PCI: 00:14.2 (ATI HUDSON)\r
1007 PCI: 00:14.3 (ATI HUDSON)\r
1008 PCI: 00:14.4 (ATI HUDSON)\r
1009 PCI: 00:14.5 (ATI HUDSON)\r
1010 PCI: 00:14.6 (ATI HUDSON)\r
1011 PCI: 00:14.7 (ATI HUDSON)\r
1012 PCI: 00:15.0 (ATI HUDSON)\r
1013 PCI: 00:15.1 (ATI HUDSON)\r
1014 PCI: 00:15.2 (ATI HUDSON)\r
1015 PCI: 00:15.3 (ATI HUDSON)\r
1016 PCI: 00:18.0 (AMD FAM15 Northbridge)\r
1017 PCI: 00:18.1 (AMD FAM15 Northbridge)\r
1018 PCI: 00:18.2 (AMD FAM15 Northbridge)\r
1019 PCI: 00:18.3 (AMD FAM15 Northbridge)\r
1020 PCI: 00:18.4 (AMD FAM15 Northbridge)\r
1021 PCI: 00:18.5 (AMD FAM15 Northbridge)\r
1022 APIC: 11 (unknown)\r
1023 APIC: 12 (unknown)\r
1024 APIC: 13 (unknown)\r
1025 PCI: 01:00.0 (unknown)\r
1026 PCI: 01:00.2 (unknown)\r
1027 PCI: 02:00.0 (unknown)\r
1028 SMBIOS tables: 344 bytes.\r
1029 Adding CBMEM entry as no. 8\r
1030 Adding CBMEM entry as no. 9\r
1031 Adding CBMEM entry as no. 10\r
1032 Writing table forward entry at 0x00000500\r
1033 Wrote coreboot table at: 00000500, 0x10 bytes, checksum aee0\r
1034 Table forward entry ends at 0x00000528.\r
1035 ... aligned to 0x00001000\r
1036 Writing coreboot table at 0x5efdf200\r
1037 rom_table_end = 0x5efdf200\r
1038 ... aligned to 0x5efe0000\r
1039  0. 0000000000000000-0000000000000fff: CONFIGURATION TABLES\r
1040  1. 0000000000001000-000000000009ffff: RAM\r
1041  2. 00000000000c0000-000000005e11ffff: RAM\r
1042  3. 000000005e120000-000000005effffff: CONFIGURATION TABLES\r
1043  4. 000000005f000000-000000007effffff: RESERVED\r
1044  5. 00000000f8000000-00000000fbffffff: RESERVED\r
1045 Wrote coreboot table at: 5efdf200, 0x8f0 bytes, checksum ce79\r
1046 coreboot table: 2312 bytes.\r
1047 FREE SPACE  0. 5efe7200 00018e00\r
1048 GDT         1. 5e120200 00000200\r
1049 CONSOLE     2. 5e120400 00010000\r
1050 TIME STAMP  3. 5e130400 00000200\r
1051 IRQ TABLE   4. 5e130600 00001000\r
1052 SMP TABLE   5. 5e131600 00001000\r
1053 ACPI        6. 5e132600 0000b400\r
1054 SMBIOS      7. 5e13da00 00000800\r
1055 ACPI RESUME 8. 5e13e200 00e00000\r
1056 ACPISCRATCH 9. 5ef3e200 000a1000\r
1057 COREBOOT   10. 5efdf200 00008000\r
1058 BS: BS_WRITE_TABLES times (us): entry 0 run 3282576 exit 0\r
1059 CBFS: located payload @ ffc107b8, 41476 bytes.\r
1060 Loading segment from rom address 0xffc107b8\r
1061   code (compression=1)\r
1062   New segment dstaddr 0xecf04 memsize 0x130fc srcaddr 0xffc107f0 filesize 0xa1cc\r
1063   (cleaned up) New segment addr 0xecf04 size 0x130fc offset 0xffc107f0 filesize 0xa1cc\r
1064 Loading segment from rom address 0xffc107d4\r
1065   Entry Point 0x000fda84\r
1066 Bounce Buffer at 5de03000, 3260512 bytes\r
1067 Loading Segment: addr: 0x00000000000ecf04 memsz: 0x00000000000130fc filesz: 0x000000000000a1cc\r
1068 lb: [0x0000000000200000, 0x000000000038e030)\r
1069 Post relocation: addr: 0x00000000000ecf04 memsz: 0x00000000000130fc filesz: 0x000000000000a1cc\r
1070 using LZMA\r
1071 [ 0x000ecf04, 00100000, 0x00100000) <- ffc107f0\r
1072 dest 000ecf04, end 00100000, bouncebuffer 5de03000\r
1073 Loaded segments\r
1074 BS: BS_PAYLOAD_LOAD times (us): entry 0 run 10337 exit 0\r
1075 Jumping to boot code at 000fda84\r
1076 CPU0: stack: 002cd000 - 002ce000, lowest used address 002cd5f0, stack used: 2576 bytes\r
1077 entry    = 0x000fda84\r
1078 lb_start = 0x00200000\r
1079 lb_size  = 0x0018e030\r
1080 buffer   = 0x5de03000\r
1081