asrock/e350m1/4.0-7061-gc21e073/2014-10-18T08:35:38Z
[board-status.git] / gizmosphere / gizmo / 4.0-6156-gf2f7f03 / 2014-05-26T08:52:16Z / coreboot_console.txt
1 Capability: type 0x01 @ 0xc0\r
2 Capability: type 0x05 @ 0xd0\r
3 Capability: type 0x0a @ 0xe4\r
4 coreboot-4.0-6156-gf2f7f03 Wed May 28 21:49:09 EEST 2014 booting...\r
5 BS: BS_PRE_DEVICE times (us): entry 0 run 0 exit 0\r
6 BS: BS_DEV_INIT_CHIPS times (us): entry 0 run 4 exit 0\r
7 Enumerating buses...\r
8 Show all devs...Before device enumeration.\r
9 Root Device: enabled 1\r
10 CPU_CLUSTER: 0: enabled 1\r
11 APIC: 00: enabled 1\r
12 DOMAIN: 0000: enabled 1\r
13 PCI: 00:00.0: enabled 1\r
14 PCI: 00:01.0: enabled 1\r
15 PCI: 00:04.0: enabled 0\r
16 PCI: 00:05.0: enabled 1\r
17 PCI: 00:06.0: enabled 0\r
18 PCI: 00:07.0: enabled 0\r
19 PCI: 00:08.0: enabled 0\r
20 PCI: 00:11.0: enabled 1\r
21 PCI: 00:12.0: enabled 1\r
22 PCI: 00:12.1: enabled 1\r
23 PCI: 00:12.2: enabled 1\r
24 PCI: 00:13.0: enabled 1\r
25 PCI: 00:13.1: enabled 1\r
26 PCI: 00:13.2: enabled 1\r
27 PCI: 00:14.0: enabled 1\r
28 PCI: 00:14.1: enabled 1\r
29 PCI: 00:14.2: enabled 1\r
30 PCI: 00:14.3: enabled 1\r
31 PCI: 00:14.4: enabled 1\r
32 PCI: 00:14.5: enabled 0\r
33 PCI: 00:15.0: enabled 1\r
34 PCI: 00:16.0: enabled 0\r
35 PCI: 00:16.2: enabled 0\r
36 PCI: 00:18.0: enabled 1\r
37 PCI: 00:18.1: enabled 1\r
38 PCI: 00:18.2: enabled 1\r
39 PCI: 00:18.3: enabled 1\r
40 PCI: 00:18.4: enabled 1\r
41 PCI: 00:18.5: enabled 1\r
42 PCI: 00:18.6: enabled 1\r
43 PCI: 00:18.7: enabled 1\r
44 Compare with tree...\r
45 Root Device: enabled 1\r
46  CPU_CLUSTER: 0: enabled 1\r
47   APIC: 00: enabled 1\r
48  DOMAIN: 0000: enabled 1\r
49   PCI: 00:00.0: enabled 1\r
50   PCI: 00:01.0: enabled 1\r
51   PCI: 00:04.0: enabled 0\r
52   PCI: 00:05.0: enabled 1\r
53   PCI: 00:06.0: enabled 0\r
54   PCI: 00:07.0: enabled 0\r
55   PCI: 00:08.0: enabled 0\r
56   PCI: 00:11.0: enabled 1\r
57   PCI: 00:12.0: enabled 1\r
58   PCI: 00:12.1: enabled 1\r
59   PCI: 00:12.2: enabled 1\r
60   PCI: 00:13.0: enabled 1\r
61   PCI: 00:13.1: enabled 1\r
62   PCI: 00:13.2: enabled 1\r
63   PCI: 00:14.0: enabled 1\r
64   PCI: 00:14.1: enabled 1\r
65   PCI: 00:14.2: enabled 1\r
66   PCI: 00:14.3: enabled 1\r
67   PCI: 00:14.4: enabled 1\r
68   PCI: 00:14.5: enabled 0\r
69   PCI: 00:15.0: enabled 1\r
70   PCI: 00:16.0: enabled 0\r
71   PCI: 00:16.2: enabled 0\r
72   PCI: 00:18.0: enabled 1\r
73   PCI: 00:18.1: enabled 1\r
74   PCI: 00:18.2: enabled 1\r
75   PCI: 00:18.3: enabled 1\r
76   PCI: 00:18.4: enabled 1\r
77   PCI: 00:18.5: enabled 1\r
78   PCI: 00:18.6: enabled 1\r
79   PCI: 00:18.7: enabled 1\r
80 Mainboard Gizmo Enable.\r
81 scan_static_bus for Root Device\r
82 setup_bsp_ramtop, TOP MEM: msr.lo = 0x3f000000, msr.hi = 0x00000000\r
83 setup_bsp_ramtop, TOP MEM2: msr.lo = 0x00000000, msr.hi = 0x00000000\r
84 setup_uma_memory: uma size 0x10000000, memory start 0x2f000000\r
85 CPU_CLUSTER: 0 enabled\r
86 DOMAIN: 0000 enabled\r
87 CPU_CLUSTER: 0 scanning...\r
88   AP siblings=1\r
89 CPU: APIC: 00 enabled\r
90 CPU: APIC: 01 enabled\r
91 DOMAIN: 0000 scanning...\r
92 PCI: pci_scan_bus for bus 00\r
93 PCI: 00:00.0 [1022/1510] ops\r
94 PCI: 00:00.0 [1022/1510] enabled\r
95 PCI: 00:01.0 [1002/9804] enabled\r
96 Capability: type 0x01 @ 0x50\r
97 Capability: type 0x10 @ 0x58\r
98 Capability: type 0x05 @ 0xa0\r
99 Capability: type 0x0d @ 0xb0\r
100 Capability: type 0x08 @ 0xb8\r
101 Capability: type 0x01 @ 0x50\r
102 Capability: type 0x10 @ 0x58\r
103 PCI: 00:05.0 subordinate bus PCI Express\r
104 PCI: 00:05.0 [1022/1513] enabled\r
105 sb800_enable() SB800 - Smbus.c - alink_ab_indx - Start.\r
106 SB800 - Smbus.c - alink_ab_indx - End.\r
107 PCI: 00:11.0 [1002/4390] enabled\r
108 sb800_enable() PCI: 00:12.0 [1002/4397] ops\r
109 PCI: 00:12.0 [1002/4397] enabled\r
110 sb800_enable() PCI: Static device PCI: 00:12.1 not found, disabling it.\r
111 sb800_enable() PCI: 00:12.2 [1002/4396] ops\r
112 PCI: 00:12.2 [1002/4396] enabled\r
113 sb800_enable() PCI: 00:13.0 [1002/4397] ops\r
114 PCI: 00:13.0 [1002/4397] enabled\r
115 sb800_enable() PCI: Static device PCI: 00:13.1 not found, disabling it.\r
116 sb800_enable() PCI: 00:13.2 [1002/4396] ops\r
117 PCI: 00:13.2 [1002/4396] enabled\r
118 sb800_enable() sm_init().\r
119 IOAPIC: Clearing IOAPIC at 0xfec00000\r
120 IOAPIC: 24 interrupts\r
121 IOAPIC: reg 0x00000000 value 0x00000000 0x00010000\r
122 IOAPIC: reg 0x00000001 value 0x00000000 0x00010000\r
123 IOAPIC: reg 0x00000002 value 0x00000000 0x00010000\r
124 IOAPIC: reg 0x00000003 value 0x00000000 0x00010000\r
125 IOAPIC: reg 0x00000004 value 0x00000000 0x00010000\r
126 IOAPIC: reg 0x00000005 value 0x00000000 0x00010000\r
127 IOAPIC: reg 0x00000006 value 0x00000000 0x00010000\r
128 IOAPIC: reg 0x00000007 value 0x00000000 0x00010000\r
129 IOAPIC: reg 0x00000008 value 0x00000000 0x00010000\r
130 IOAPIC: reg 0x00000009 value 0x00000000 0x00010000\r
131 IOAPIC: reg 0x0000000a value 0x00000000 0x00010000\r
132 IOAPIC: reg 0x0000000b value 0x00000000 0x00010000\r
133 IOAPIC: reg 0x0000000c value 0x00000000 0x00010000\r
134 IOAPIC: reg 0x0000000d value 0x00000000 0x00010000\r
135 IOAPIC: reg 0x0000000e value 0x00000000 0x00010000\r
136 IOAPIC: reg 0x0000000f value 0x00000000 0x00010000\r
137 IOAPIC: reg 0x00000010 value 0x00000000 0x00010000\r
138 IOAPIC: reg 0x00000011 value 0x00000000 0x00010000\r
139 IOAPIC: reg 0x00000012 value 0x00000000 0x00010000\r
140 IOAPIC: reg 0x00000013 value 0x00000000 0x00010000\r
141 IOAPIC: reg 0x00000014 value 0x00000000 0x00010000\r
142 IOAPIC: reg 0x00000015 value 0x00000000 0x00010000\r
143 IOAPIC: reg 0x00000016 value 0x00000000 0x00010000\r
144 IOAPIC: reg 0x00000017 value 0x00000000 0x00010000\r
145 IOAPIC: Initializing IOAPIC at 0xfec00000\r
146 IOAPIC: Bootstrap Processor Local APIC = 0x00\r
147 IOAPIC: ID = 0x02\r
148 IOAPIC: Dumping registers\r
149   reg 0x0000: 0x02000000\r
150   reg 0x0001: 0x00178021\r
151   reg 0x0002: 0x02000000\r
152 IOAPIC: 24 interrupts\r
153 IOAPIC: Enabling interrupts on FSB\r
154 IOAPIC: reg 0x00000000 value 0x00000000 0x00000700\r
155 IOAPIC: reg 0x00000001 value 0x00000000 0x00010000\r
156 IOAPIC: reg 0x00000002 value 0x00000000 0x00010000\r
157 IOAPIC: reg 0x00000003 value 0x00000000 0x00010000\r
158 IOAPIC: reg 0x00000004 value 0x00000000 0x00010000\r
159 IOAPIC: reg 0x00000005 value 0x00000000 0x00010000\r
160 IOAPIC: reg 0x00000006 value 0x00000000 0x00010000\r
161 IOAPIC: reg 0x00000007 value 0x00000000 0x00010000\r
162 IOAPIC: reg 0x00000008 value 0x00000000 0x00010000\r
163 IOAPIC: reg 0x00000009 value 0x00000000 0x00010000\r
164 IOAPIC: reg 0x0000000a value 0x00000000 0x00010000\r
165 IOAPIC: reg 0x0000000b value 0x00000000 0x00010000\r
166 IOAPIC: reg 0x0000000c value 0x00000000 0x00010000\r
167 IOAPIC: reg 0x0000000d value 0x00000000 0x00010000\r
168 IOAPIC: reg 0x0000000e value 0x00000000 0x00010000\r
169 IOAPIC: reg 0x0000000f value 0x00000000 0x00010000\r
170 IOAPIC: reg 0x00000010 value 0x00000000 0x00010000\r
171 IOAPIC: reg 0x00000011 value 0x00000000 0x00010000\r
172 IOAPIC: reg 0x00000012 value 0x00000000 0x00010000\r
173 IOAPIC: reg 0x00000013 value 0x00000000 0x00010000\r
174 IOAPIC: reg 0x00000014 value 0x00000000 0x00010000\r
175 IOAPIC: reg 0x00000015 value 0x00000000 0x00010000\r
176 IOAPIC: reg 0x00000016 value 0x00000000 0x00010000\r
177 IOAPIC: reg 0x00000017 value 0x00000000 0x00010000\r
178 PCI: 00:14.0 [1002/4385] enabled\r
179 sb800_enable() PCI: Static device PCI: 00:14.1 not found, disabling it.\r
180 sb800_enable() hda enabled\r
181 PCI: 00:14.2 [1002/4383] ops\r
182 PCI: 00:14.2 [1002/4383] enabled\r
183 sb800_enable() PCI: 00:14.3 [1002/439d] bus ops\r
184 PCI: 00:14.3 [1002/439d] enabled\r
185 sb800_enable() PCI: 00:14.4 [1002/4384] bus ops\r
186 PCI: 00:14.4 [1002/4384] enabled\r
187 sb800_enable() PCI: 00:14.5 [1002/4399] ops\r
188 PCI: 00:14.5 [1002/4399] disabled\r
189 sb800_enable() Capability: type 0x01 @ 0x50\r
190 Capability: type 0x10 @ 0x58\r
191 Capability: type 0x0d @ 0xb0\r
192 Capability: type 0x08 @ 0xb8\r
193 Capability: type 0x01 @ 0x50\r
194 Capability: type 0x10 @ 0x58\r
195 PCI: 00:15.0 subordinate bus PCI Express\r
196 PCI: 00:15.0 [1002/43a0] enabled\r
197 sb800_enable() PCI: 00:16.0 [1002/4397] ops\r
198 PCI: 00:16.0 [1002/4397] disabled\r
199 sb800_enable() PCI: 00:18.0 [1022/1700] enabled\r
200 PCI: 00:18.1 [1022/1701] enabled\r
201 PCI: 00:18.2 [1022/1702] enabled\r
202 PCI: 00:18.3 [1022/1703] enabled\r
203 PCI: 00:18.4 [1022/1704] enabled\r
204 PCI: 00:18.5 [1022/1718] enabled\r
205 PCI: 00:18.6 [1022/1716] enabled\r
206 PCI: 00:18.7 [1022/1719] enabled\r
207 do_pci_scan_bridge for PCI: 00:05.0\r
208 PCI: pci_scan_bus for bus 01\r
209 PCI: 01:00.0 [10ec/8168] enabled\r
210 PCI: pci_scan_bus returning with max=001\r
211 Capability: type 0x01 @ 0x40\r
212 Capability: type 0x05 @ 0x50\r
213 Capability: type 0x10 @ 0x70\r
214 Capability: type 0x01 @ 0x50\r
215 Capability: type 0x10 @ 0x58\r
216 do_pci_scan_bridge returns max 1\r
217 scan_static_bus for PCI: 00:14.3\r
218 scan_static_bus for PCI: 00:14.3 done\r
219 do_pci_scan_bridge for PCI: 00:14.4\r
220 PCI: pci_scan_bus for bus 02\r
221 PCI: pci_scan_bus returning with max=002\r
222 do_pci_scan_bridge returns max 2\r
223 do_pci_scan_bridge for PCI: 00:15.0\r
224 PCI: pci_scan_bus for bus 03\r
225 PCI: pci_scan_bus returning with max=003\r
226 do_pci_scan_bridge returns max 3\r
227 PCI: pci_scan_bus returning with max=003\r
228 scan_static_bus for Root Device done\r
229 done\r
230 BS: BS_DEV_ENUMERATE times (us): entry 0 run 46703 exit 0\r
231 found VGA at PCI: 00:01.0\r
232 Setting up VGA for PCI: 00:01.0\r
233 Setting PCI_BRIDGE_CTL_VGA for bridge DOMAIN: 0000\r
234 Setting PCI_BRIDGE_CTL_VGA for bridge Root Device\r
235 Allocating resources...\r
236 Reading resources...\r
237 Root Device read_resources bus 0 link: 0\r
238 CPU_CLUSTER: 0 read_resources bus 0 link: 0\r
239 APIC: 00 missing read_resources\r
240 APIC: 01 missing read_resources\r
241 CPU_CLUSTER: 0 read_resources bus 0 link: 0 done\r
242 \r
243 Fam14h - domain_read_resources\r
244 DOMAIN: 0000 read_resources bus 0 link: 0\r
245 \r
246 Fam14h - nb_read_resources\r
247 PCI: 00:05.0 read_resources bus 1 link: 0\r
248 PCI: 00:05.0 read_resources bus 1 link: 0 done\r
249 More than one caller of pci_ehci_read_resources from PCI: 00:12.0\r
250 PCI: 00:12.2 EHCI BAR hook registered\r
251 More than one caller of pci_ehci_read_resources from PCI: 00:13.0\r
252 More than one caller of pci_ehci_read_resources from PCI: 00:13.2\r
253 SB800 - Lpc.c - lpc_read_resources - Start.\r
254 SB800 - Lpc.c - lpc_read_resources - End.\r
255 PCI: 00:14.4 read_resources bus 2 link: 0\r
256 PCI: 00:14.4 read_resources bus 2 link: 0 done\r
257 PCI: 00:15.0 read_resources bus 3 link: 0\r
258 PCI: 00:15.0 read_resources bus 3 link: 0 done\r
259 DOMAIN: 0000 read_resources bus 0 link: 0 done\r
260 Root Device read_resources bus 0 link: 0 done\r
261 Done reading resources.\r
262 Show resources in subtree (Root Device)...After reading.\r
263  Root Device child on link 0 CPU_CLUSTER: 0\r
264   CPU_CLUSTER: 0 child on link 0 APIC: 00\r
265    APIC: 00\r
266    APIC: 01\r
267   DOMAIN: 0000 child on link 0 PCI: 00:00.0\r
268   DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffff flags 40040100 index 10000000\r
269   DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffffffff flags 40040200 index 10000100\r
270    PCI: 00:00.0\r
271    PCI: 00:00.0 resource base f8000000 size 1000000 align 0 gran 0 limit 0 flags f0000200 index c0010058\r
272    PCI: 00:01.0\r
273    PCI: 00:01.0 resource base 0 size 10000000 align 28 gran 28 limit ffffffff flags 1200 index 10\r
274    PCI: 00:01.0 resource base 0 size 100 align 8 gran 8 limit ffff flags 100 index 14\r
275    PCI: 00:01.0 resource base 0 size 40000 align 18 gran 18 limit ffffffff flags 200 index 18\r
276    PCI: 00:04.0\r
277    PCI: 00:05.0 child on link 0 PCI: 01:00.0\r
278    PCI: 00:05.0 resource base 0 size 0 align 12 gran 12 limit ffffffff flags 80102 index 1c\r
279    PCI: 00:05.0 resource base 0 size 0 align 20 gran 20 limit ffffffffffffffff flags 81202 index 24\r
280    PCI: 00:05.0 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20\r
281     PCI: 01:00.0\r
282     PCI: 01:00.0 resource base 0 size 100 align 8 gran 8 limit ffff flags 100 index 10\r
283     PCI: 01:00.0 resource base 0 size 1000 align 12 gran 12 limit ffffffffffffffff flags 1201 index 18\r
284     PCI: 01:00.0 resource base 0 size 4000 align 14 gran 14 limit ffffffffffffffff flags 1201 index 20\r
285     PCI: 01:00.0 resource base 0 size 10000 align 16 gran 16 limit ffffffff flags 2200 index 30\r
286    PCI: 00:06.0\r
287    PCI: 00:07.0\r
288    PCI: 00:08.0\r
289    PCI: 00:11.0\r
290    PCI: 00:11.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 10\r
291    PCI: 00:11.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 14\r
292    PCI: 00:11.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 18\r
293    PCI: 00:11.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 1c\r
294    PCI: 00:11.0 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 index 20\r
295    PCI: 00:11.0 resource base 0 size 400 align 10 gran 10 limit ffffffff flags 200 index 24\r
296    PCI: 00:12.0\r
297    PCI: 00:12.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
298    PCI: 00:12.1\r
299    PCI: 00:12.2\r
300    PCI: 00:12.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
301    PCI: 00:13.0\r
302    PCI: 00:13.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flags 200 index 10\r
303    PCI: 00:13.1\r
304    PCI: 00:13.2\r
305    PCI: 00:13.2 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 200 index 10\r
306    PCI: 00:14.0\r
307    PCI: 00:14.1\r
308    PCI: 00:14.2\r
309    PCI: 00:14.2 resource base 0 size 4000 align 14 gran 14 limit ffffffffffffffff flags 201 index 10\r
310    PCI: 00:14.3\r
311    PCI: 00:14.3 resource base 0 size 1 align 0 gran 0 limit ffffffff flags 200 index a0\r
312    PCI: 00:14.3 resource base 0 size 1000 align 0 gran 0 limit 0 flags c0040100 index 10000000\r
313    PCI: 00:14.3 resource base ff800000 size 800000 align 0 gran 0 limit 0 flags c0040200 index 10000100\r
314    PCI: 00:14.3 resource base fec00000 size 1000 align 0 gran 0 limit 0 flags c0000200 index 3\r
315    PCI: 00:14.4\r
316    PCI: 00:14.4 resource base 0 size 0 align 12 gran 12 limit ffff flags 80102 index 1c\r
317    PCI: 00:14.4 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 81202 index 24\r
318    PCI: 00:14.4 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20\r
319    PCI: 00:14.5\r
320    PCI: 00:15.0\r
321    PCI: 00:15.0 resource base 0 size 0 align 12 gran 12 limit ffffffff flags 80102 index 1c\r
322    PCI: 00:15.0 resource base 0 size 0 align 20 gran 20 limit ffffffffffffffff flags 81202 index 24\r
323    PCI: 00:15.0 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20\r
324    PCI: 00:16.0\r
325    PCI: 00:16.2\r
326    PCI: 00:18.0\r
327    PCI: 00:18.1\r
328    PCI: 00:18.2\r
329    PCI: 00:18.3\r
330    PCI: 00:18.4\r
331    PCI: 00:18.5\r
332    PCI: 00:18.6\r
333    PCI: 00:18.7\r
334 DOMAIN: 0000 compute_resources_io: base: 0 size: 0 align: 0 gran: 0 limit: ffff\r
335 PCI: 00:05.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffffffff\r
336 PCI: 01:00.0 10 *  [0x0 - 0xff] io\r
337 PCI: 00:05.0 compute_resources_io: base: 100 size: 1000 align: 12 gran: 12 limit: ffff done\r
338 PCI: 00:14.4 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff\r
339 PCI: 00:14.4 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done\r
340 PCI: 00:15.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffffffff\r
341 PCI: 00:15.0 compute_resources_io: base: 0 size: 0 align: 12 gran: 12 limit: ffffffff done\r
342 PCI: 00:05.0 1c *  [0x0 - 0xfff] io\r
343 PCI: 00:01.0 14 *  [0x1000 - 0x10ff] io\r
344 PCI: 00:11.0 20 *  [0x1400 - 0x140f] io\r
345 PCI: 00:11.0 10 *  [0x1410 - 0x1417] io\r
346 PCI: 00:11.0 18 *  [0x1418 - 0x141f] io\r
347 PCI: 00:11.0 14 *  [0x1420 - 0x1423] io\r
348 PCI: 00:11.0 1c *  [0x1424 - 0x1427] io\r
349 DOMAIN: 0000 compute_resources_io: base: 1428 size: 1428 align: 12 gran: 0 limit: ffff done\r
350 DOMAIN: 0000 compute_resources_mem: base: 0 size: 0 align: 0 gran: 0 limit: ffffffff\r
351 PCI: 00:05.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff\r
352 PCI: 01:00.0 20 *  [0x0 - 0x3fff] prefmem\r
353 PCI: 01:00.0 18 *  [0x4000 - 0x4fff] prefmem\r
354 PCI: 00:05.0 compute_resources_prefmem: base: 5000 size: 100000 align: 20 gran: 20 limit: ffffffffffffffff done\r
355 PCI: 00:05.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
356 PCI: 01:00.0 30 *  [0x0 - 0xffff] mem\r
357 PCI: 00:05.0 compute_resources_mem: base: 10000 size: 100000 align: 20 gran: 20 limit: ffffffff done\r
358 PCI: 00:14.4 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
359 PCI: 00:14.4 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
360 PCI: 00:14.4 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
361 PCI: 00:14.4 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
362 PCI: 00:15.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff\r
363 PCI: 00:15.0 compute_resources_prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff done\r
364 PCI: 00:15.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff\r
365 PCI: 00:15.0 compute_resources_mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done\r
366 PCI: 00:01.0 10 *  [0x0 - 0xfffffff] prefmem\r
367 PCI: 00:05.0 24 *  [0x10000000 - 0x100fffff] prefmem\r
368 PCI: 00:05.0 20 *  [0x10100000 - 0x101fffff] mem\r
369 PCI: 00:01.0 18 *  [0x10200000 - 0x1023ffff] mem\r
370 PCI: 00:14.2 10 *  [0x10240000 - 0x10243fff] mem\r
371 PCI: 00:12.0 10 *  [0x10244000 - 0x10244fff] mem\r
372 PCI: 00:13.0 10 *  [0x10245000 - 0x10245fff] mem\r
373 PCI: 00:11.0 24 *  [0x10246000 - 0x102463ff] mem\r
374 PCI: 00:12.2 10 *  [0x10246400 - 0x102464ff] mem\r
375 PCI: 00:13.2 10 *  [0x10246500 - 0x102465ff] mem\r
376 PCI: 00:14.3 a0 *  [0x10246600 - 0x10246600] mem\r
377 DOMAIN: 0000 compute_resources_mem: base: 10246601 size: 10246601 align: 28 gran: 0 limit: ffffffff done\r
378 avoid_fixed_resources: DOMAIN: 0000\r
379 avoid_fixed_resources:@DOMAIN: 0000 10000000 limit 0000ffff\r
380 avoid_fixed_resources:@DOMAIN: 0000 10000100 limit ffffffff\r
381 constrain_resources: DOMAIN: 0000\r
382 constrain_resources: PCI: 00:00.0\r
383 constrain_resources: PCI: 00:01.0\r
384 constrain_resources: PCI: 00:05.0\r
385 constrain_resources: PCI: 01:00.0\r
386 constrain_resources: PCI: 00:11.0\r
387 constrain_resources: PCI: 00:12.0\r
388 constrain_resources: PCI: 00:12.2\r
389 constrain_resources: PCI: 00:13.0\r
390 constrain_resources: PCI: 00:13.2\r
391 constrain_resources: PCI: 00:14.0\r
392 constrain_resources: PCI: 00:14.2\r
393 constrain_resources: PCI: 00:14.3\r
394 constrain_resources: PCI: 00:14.4\r
395 constrain_resources: PCI: 00:15.0\r
396 constrain_resources: PCI: 00:18.0\r
397 constrain_resources: PCI: 00:18.1\r
398 constrain_resources: PCI: 00:18.2\r
399 constrain_resources: PCI: 00:18.3\r
400 constrain_resources: PCI: 00:18.4\r
401 constrain_resources: PCI: 00:18.5\r
402 constrain_resources: PCI: 00:18.6\r
403 constrain_resources: PCI: 00:18.7\r
404 avoid_fixed_resources2: DOMAIN: 0000@10000000 limit 0000ffff\r
405         lim->base 00001000 lim->limit 0000ffff\r
406 avoid_fixed_resources2: DOMAIN: 0000@10000100 limit ffffffff\r
407         lim->base 00000000 lim->limit f7ffffff\r
408 Setting resources...\r
409 DOMAIN: 0000 allocate_resources_io: base:1000 size:1428 align:12 gran:0 limit:ffff\r
410 Assigned: PCI: 00:05.0 1c *  [0x1000 - 0x1fff] io\r
411 Assigned: PCI: 00:01.0 14 *  [0x2000 - 0x20ff] io\r
412 Assigned: PCI: 00:11.0 20 *  [0x2400 - 0x240f] io\r
413 Assigned: PCI: 00:11.0 10 *  [0x2410 - 0x2417] io\r
414 Assigned: PCI: 00:11.0 18 *  [0x2418 - 0x241f] io\r
415 Assigned: PCI: 00:11.0 14 *  [0x2420 - 0x2423] io\r
416 Assigned: PCI: 00:11.0 1c *  [0x2424 - 0x2427] io\r
417 DOMAIN: 0000 allocate_resources_io: next_base: 2428 size: 1428 align: 12 gran: 0 done\r
418 PCI: 00:05.0 allocate_resources_io: base:1000 size:1000 align:12 gran:12 limit:ffff\r
419 Assigned: PCI: 01:00.0 10 *  [0x1000 - 0x10ff] io\r
420 PCI: 00:05.0 allocate_resources_io: next_base: 1100 size: 1000 align: 12 gran: 12 done\r
421 PCI: 00:14.4 allocate_resources_io: base:ffff size:0 align:12 gran:12 limit:ffff\r
422 PCI: 00:14.4 allocate_resources_io: next_base: ffff size: 0 align: 12 gran: 12 done\r
423 PCI: 00:15.0 allocate_resources_io: base:ffff size:0 align:12 gran:12 limit:ffff\r
424 PCI: 00:15.0 allocate_resources_io: next_base: ffff size: 0 align: 12 gran: 12 done\r
425 DOMAIN: 0000 allocate_resources_mem: base:e0000000 size:10246601 align:28 gran:0 limit:f7ffffff\r
426 Assigned: PCI: 00:01.0 10 *  [0xe0000000 - 0xefffffff] prefmem\r
427 Assigned: PCI: 00:05.0 24 *  [0xf0000000 - 0xf00fffff] prefmem\r
428 Assigned: PCI: 00:05.0 20 *  [0xf0100000 - 0xf01fffff] mem\r
429 Assigned: PCI: 00:01.0 18 *  [0xf0200000 - 0xf023ffff] mem\r
430 Assigned: PCI: 00:14.2 10 *  [0xf0240000 - 0xf0243fff] mem\r
431 Assigned: PCI: 00:12.0 10 *  [0xf0244000 - 0xf0244fff] mem\r
432 Assigned: PCI: 00:13.0 10 *  [0xf0245000 - 0xf0245fff] mem\r
433 Assigned: PCI: 00:11.0 24 *  [0xf0246000 - 0xf02463ff] mem\r
434 Assigned: PCI: 00:12.2 10 *  [0xf0246400 - 0xf02464ff] mem\r
435 Assigned: PCI: 00:13.2 10 *  [0xf0246500 - 0xf02465ff] mem\r
436 Assigned: PCI: 00:14.3 a0 *  [0xf0246600 - 0xf0246600] mem\r
437 DOMAIN: 0000 allocate_resources_mem: next_base: f0246601 size: 10246601 align: 28 gran: 0 done\r
438 PCI: 00:05.0 allocate_resources_prefmem: base:f0000000 size:100000 align:20 gran:20 limit:f7ffffff\r
439 Assigned: PCI: 01:00.0 20 *  [0xf0000000 - 0xf0003fff] prefmem\r
440 Assigned: PCI: 01:00.0 18 *  [0xf0004000 - 0xf0004fff] prefmem\r
441 PCI: 00:05.0 allocate_resources_prefmem: next_base: f0005000 size: 100000 align: 20 gran: 20 done\r
442 PCI: 00:05.0 allocate_resources_mem: base:f0100000 size:100000 align:20 gran:20 limit:f7ffffff\r
443 Assigned: PCI: 01:00.0 30 *  [0xf0100000 - 0xf010ffff] mem\r
444 PCI: 00:05.0 allocate_resources_mem: next_base: f0110000 size: 100000 align: 20 gran: 20 done\r
445 PCI: 00:14.4 allocate_resources_prefmem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff\r
446 PCI: 00:14.4 allocate_resources_prefmem: next_base: f7ffffff size: 0 align: 20 gran: 20 done\r
447 PCI: 00:14.4 allocate_resources_mem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff\r
448 PCI: 00:14.4 allocate_resources_mem: next_base: f7ffffff size: 0 align: 20 gran: 20 done\r
449 PCI: 00:15.0 allocate_resources_prefmem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff\r
450 PCI: 00:15.0 allocate_resources_prefmem: next_base: f7ffffff size: 0 align: 20 gran: 20 done\r
451 PCI: 00:15.0 allocate_resources_mem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff\r
452 PCI: 00:15.0 allocate_resources_mem: next_base: f7ffffff size: 0 align: 20 gran: 20 done\r
453 Root Device assign_resources, bus 0 link: 0\r
454 \r
455 Fam14h - domain_set_resources\r
456   amsr - incoming dev = 00276a54\r
457 adsr: (before) basek = 0, limitk = 3effffff.\r
458 adsr: (after) basek = 0, limitk = fbfff, sizek = fc000.\r
459 adsr - 0xa0000 to 0xbffff resource.\r
460 adsr: mmio_basek=00380000, basek=00000300, limitk=000fbfff\r
461 0: mmio_basek=00380000, basek=00000300, limitk=000fbfff\r
462   adsr - mmio_basek = 380000.\r
463 dword=2f000000\r
464 nvram_pos=f8, dword>>(8*i)=0\r
465 nvram_pos=f9, dword>>(8*i)=0\r
466 nvram_pos=fa, dword>>(8*i)=0\r
467 nvram_pos=fb, dword>>(8*i)=2f\r
468 CBMEM region 2e150000-2effffff (cbmem_late_set_table)\r
469 DOMAIN: 0000 assign_resources, bus 0 link: 0\r
470 \r
471 Fam14h - nb_set_resources\r
472 \r
473 Fam14h - create_vga_resource\r
474 \r
475 Fam14h - set_resource\r
476 PCI: 00:00.0 c0010058 <- [0x00f8000000 - 0x00f8ffffff] size 0x01000000 gran 0x00 mem <mmconfig>\r
477 PCI: 00:01.0 10 <- [0x00e0000000 - 0x00efffffff] size 0x10000000 gran 0x1c prefmem\r
478 PCI: 00:01.0 14 <- [0x0000002000 - 0x00000020ff] size 0x00000100 gran 0x08 io\r
479 PCI: 00:01.0 18 <- [0x00f0200000 - 0x00f023ffff] size 0x00040000 gran 0x12 mem\r
480 PCI: 00:05.0 1c <- [0x0000001000 - 0x0000001fff] size 0x00001000 gran 0x0c bus 01 io\r
481 PCI: 00:05.0 24 <- [0x00f0000000 - 0x00f00fffff] size 0x00100000 gran 0x14 bus 01 prefmem\r
482 PCI: 00:05.0 20 <- [0x00f0100000 - 0x00f01fffff] size 0x00100000 gran 0x14 bus 01 mem\r
483 PCI: 00:05.0 assign_resources, bus 1 link: 0\r
484 PCI: 01:00.0 10 <- [0x0000001000 - 0x00000010ff] size 0x00000100 gran 0x08 io\r
485 PCI: 01:00.0 18 <- [0x00f0004000 - 0x00f0004fff] size 0x00001000 gran 0x0c prefmem64\r
486 PCI: 01:00.0 20 <- [0x00f0000000 - 0x00f0003fff] size 0x00004000 gran 0x0e prefmem64\r
487 PCI: 01:00.0 30 <- [0x00f0100000 - 0x00f010ffff] size 0x00010000 gran 0x10 romem\r
488 PCI: 00:05.0 assign_resources, bus 1 link: 0\r
489 PCI: 00:11.0 10 <- [0x0000002410 - 0x0000002417] size 0x00000008 gran 0x03 io\r
490 PCI: 00:11.0 14 <- [0x0000002420 - 0x0000002423] size 0x00000004 gran 0x02 io\r
491 PCI: 00:11.0 18 <- [0x0000002418 - 0x000000241f] size 0x00000008 gran 0x03 io\r
492 PCI: 00:11.0 1c <- [0x0000002424 - 0x0000002427] size 0x00000004 gran 0x02 io\r
493 PCI: 00:11.0 20 <- [0x0000002400 - 0x000000240f] size 0x00000010 gran 0x04 io\r
494 PCI: 00:11.0 24 <- [0x00f0246000 - 0x00f02463ff] size 0x00000400 gran 0x0a mem\r
495 PCI: 00:12.0 10 <- [0x00f0244000 - 0x00f0244fff] size 0x00001000 gran 0x0c mem\r
496 PCI: 00:12.2 EHCI Debug Port hook triggered\r
497 PCI: 00:12.2 10 <- [0x00f0246400 - 0x00f02464ff] size 0x00000100 gran 0x08 mem\r
498 PCI: 00:12.2 10 <- [0x00f0246400 - 0x00f02464ff] size 0x00000100 gran 0x08 mem\r
499 PCI: 00:12.2 EHCI Debug Port relocated\r
500 PCI: 00:13.0 10 <- [0x00f0245000 - 0x00f0245fff] size 0x00001000 gran 0x0c mem\r
501 PCI: 00:13.2 10 <- [0x00f0246500 - 0x00f02465ff] size 0x00000100 gran 0x08 mem\r
502 PCI: 00:14.2 10 <- [0x00f0240000 - 0x00f0243fff] size 0x00004000 gran 0x0e mem64\r
503 SB800 - Lpc.c - lpc_set_resources - Start.\r
504 PCI: 00:14.3 a0 <- [0x00f0246602 - 0x00f0246602] size 0x00000001 gran 0x00 mem\r
505 SB800 - Lpc.c - lpc_set_resources - End.\r
506 PCI: 00:14.4 1c <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c bus 02 io\r
507 PCI: 00:14.4 24 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 02 prefmem\r
508 PCI: 00:14.4 20 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 02 mem\r
509 PCI: 00:15.0 1c <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c bus 03 io\r
510 PCI: 00:15.0 24 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 03 prefmem\r
511 PCI: 00:15.0 20 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 03 mem\r
512 DOMAIN: 0000 assign_resources, bus 0 link: 0\r
513   adsr - leaving this lovely routine.\r
514 Root Device assign_resources, bus 0 link: 0\r
515 Done setting resources.\r
516 Show resources in subtree (Root Device)...After assigning values.\r
517  Root Device child on link 0 CPU_CLUSTER: 0\r
518   CPU_CLUSTER: 0 child on link 0 APIC: 00\r
519    APIC: 00\r
520    APIC: 01\r
521   DOMAIN: 0000 child on link 0 PCI: 00:00.0\r
522   DOMAIN: 0000 resource base 1000 size 1428 align 12 gran 0 limit ffff flags 40040100 index 10000000\r
523   DOMAIN: 0000 resource base e0000000 size 10246601 align 28 gran 0 limit f7ffffff flags 40040200 index 10000100\r
524   DOMAIN: 0000 resource base 0 size a0000 align 0 gran 0 limit 0 flags e0004200 index 10\r
525   DOMAIN: 0000 resource base c0000 size 3ef3fc00 align 0 gran 0 limit 0 flags e0004200 index 20\r
526   DOMAIN: 0000 resource base 2f000000 size 10000000 align 0 gran 0 limit 0 flags f0000200 index 7\r
527    PCI: 00:00.0\r
528    PCI: 00:00.0 resource base f8000000 size 1000000 align 0 gran 0 limit 0 flags f0000200 index c0010058\r
529    PCI: 00:01.0\r
530    PCI: 00:01.0 resource base e0000000 size 10000000 align 28 gran 28 limit f7ffffff flags 60001200 index 10\r
531    PCI: 00:01.0 resource base 2000 size 100 align 8 gran 8 limit ffff flags 60000100 index 14\r
532    PCI: 00:01.0 resource base f0200000 size 40000 align 18 gran 18 limit f7ffffff flags 60000200 index 18\r
533    PCI: 00:04.0\r
534    PCI: 00:05.0 child on link 0 PCI: 01:00.0\r
535    PCI: 00:05.0 resource base 1000 size 1000 align 12 gran 12 limit ffff flags 60080102 index 1c\r
536    PCI: 00:05.0 resource base f0000000 size 100000 align 20 gran 20 limit f7ffffff flags 60081202 index 24\r
537    PCI: 00:05.0 resource base f0100000 size 100000 align 20 gran 20 limit f7ffffff flags 60080202 index 20\r
538     PCI: 01:00.0\r
539     PCI: 01:00.0 resource base 1000 size 100 align 8 gran 8 limit ffff flags 60000100 index 10\r
540     PCI: 01:00.0 resource base f0004000 size 1000 align 12 gran 12 limit f7ffffff flags 60001201 index 18\r
541     PCI: 01:00.0 resource base f0000000 size 4000 align 14 gran 14 limit f7ffffff flags 60001201 index 20\r
542     PCI: 01:00.0 resource base f0100000 size 10000 align 16 gran 16 limit f7ffffff flags 60002200 index 30\r
543    PCI: 00:06.0\r
544    PCI: 00:07.0\r
545    PCI: 00:08.0\r
546    PCI: 00:11.0\r
547    PCI: 00:11.0 resource base 2410 size 8 align 3 gran 3 limit ffff flags 60000100 index 10\r
548    PCI: 00:11.0 resource base 2420 size 4 align 2 gran 2 limit ffff flags 60000100 index 14\r
549    PCI: 00:11.0 resource base 2418 size 8 align 3 gran 3 limit ffff flags 60000100 index 18\r
550    PCI: 00:11.0 resource base 2424 size 4 align 2 gran 2 limit ffff flags 60000100 index 1c\r
551    PCI: 00:11.0 resource base 2400 size 10 align 4 gran 4 limit ffff flags 60000100 index 20\r
552    PCI: 00:11.0 resource base f0246000 size 400 align 10 gran 10 limit f7ffffff flags 60000200 index 24\r
553    PCI: 00:12.0\r
554    PCI: 00:12.0 resource base f0244000 size 1000 align 12 gran 12 limit f7ffffff flags 60000200 index 10\r
555    PCI: 00:12.1\r
556    PCI: 00:12.2\r
557    PCI: 00:12.2 resource base f0246400 size 100 align 8 gran 8 limit f7ffffff flags 60000200 index 10\r
558    PCI: 00:13.0\r
559    PCI: 00:13.0 resource base f0245000 size 1000 align 12 gran 12 limit f7ffffff flags 60000200 index 10\r
560    PCI: 00:13.1\r
561    PCI: 00:13.2\r
562    PCI: 00:13.2 resource base f0246500 size 100 align 8 gran 8 limit f7ffffff flags 60000200 index 10\r
563    PCI: 00:14.0\r
564    PCI: 00:14.1\r
565    PCI: 00:14.2\r
566    PCI: 00:14.2 resource base f0240000 size 4000 align 14 gran 14 limit f7ffffff flags 60000201 index 10\r
567    PCI: 00:14.3\r
568    PCI: 00:14.3 resource base f0246602 size 1 align 0 gran 0 limit f7ffffff flags 60000200 index a0\r
569    PCI: 00:14.3 resource base 0 size 1000 align 0 gran 0 limit 0 flags c0040100 index 10000000\r
570    PCI: 00:14.3 resource base ff800000 size 800000 align 0 gran 0 limit 0 flags c0040200 index 10000100\r
571    PCI: 00:14.3 resource base fec00000 size 1000 align 0 gran 0 limit 0 flags c0000200 index 3\r
572    PCI: 00:14.4\r
573    PCI: 00:14.4 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080102 index 1c\r
574    PCI: 00:14.4 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60081202 index 24\r
575    PCI: 00:14.4 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60080202 index 20\r
576    PCI: 00:14.5\r
577    PCI: 00:15.0\r
578    PCI: 00:15.0 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080102 index 1c\r
579    PCI: 00:15.0 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60081202 index 24\r
580    PCI: 00:15.0 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60080202 index 20\r
581    PCI: 00:16.0\r
582    PCI: 00:16.2\r
583    PCI: 00:18.0\r
584    PCI: 00:18.1\r
585    PCI: 00:18.2\r
586    PCI: 00:18.3\r
587    PCI: 00:18.4\r
588    PCI: 00:18.5\r
589    PCI: 00:18.6\r
590    PCI: 00:18.7\r
591 Done allocating resources.\r
592 BS: BS_DEV_RESOURCES times (us): entry 0 run 4802 exit 0\r
593 Enabling resources...\r
594 \r
595 Fam14h - domain_enable_resources\r
596 agesawrapper_amdinitmid BiosAllocateBuffer BiosHeapBaseAddr: 10000\r
597 passed.\r
598   ader - leaving domain_enable_resources.\r
599 PCI: 00:00.0 cmd <- 06\r
600 PCI: 00:01.0 subsystem <- 1022/1510\r
601 PCI: 00:01.0 cmd <- 07\r
602 PCI: 00:05.0 bridge ctrl <- 0003\r
603 PCI: 00:05.0 cmd <- 07\r
604 PCI: 00:11.0 subsystem <- 1022/1510\r
605 PCI: 00:11.0 cmd <- 03\r
606 PCI: 00:12.0 subsystem <- 1022/1510\r
607 PCI: 00:12.0 cmd <- 02\r
608 PCI: 00:12.2 subsystem <- 1022/1510\r
609 PCI: 00:12.2 cmd <- 02\r
610 PCI: 00:13.0 subsystem <- 1022/1510\r
611 PCI: 00:13.0 cmd <- 02\r
612 PCI: 00:13.2 subsystem <- 1022/1510\r
613 PCI: 00:13.2 cmd <- 02\r
614 PCI: 00:14.0 subsystem <- 1022/1510\r
615 PCI: 00:14.0 cmd <- 403\r
616 PCI: 00:14.2 subsystem <- 1022/1510\r
617 PCI: 00:14.2 cmd <- 02\r
618 PCI: 00:14.3 subsystem <- 1022/1510\r
619 PCI: 00:14.3 cmd <- 0f\r
620 PCI: 00:14.4 bridge ctrl <- 0003\r
621 PCI: 00:14.4 subsystem <- 1022/1510\r
622 PCI: 00:14.4 cmd <- 21\r
623 PCI: 00:15.0 bridge ctrl <- 0003\r
624 PCI: 00:15.0 cmd <- 00\r
625 PCI: 00:18.0 subsystem <- 1022/1510\r
626 PCI: 00:18.0 cmd <- 00\r
627 PCI: 00:18.1 subsystem <- 1022/1510\r
628 PCI: 00:18.1 cmd <- 00\r
629 PCI: 00:18.2 subsystem <- 1022/1510\r
630 PCI: 00:18.2 cmd <- 00\r
631 PCI: 00:18.3 subsystem <- 1022/1510\r
632 PCI: 00:18.3 cmd <- 00\r
633 PCI: 00:18.4 subsystem <- 1022/1510\r
634 PCI: 00:18.4 cmd <- 00\r
635 PCI: 00:18.5 subsystem <- 1022/1510\r
636 PCI: 00:18.5 cmd <- 00\r
637 PCI: 00:18.6 subsystem <- 1022/1510\r
638 PCI: 00:18.6 cmd <- 00\r
639 PCI: 00:18.7 subsystem <- 1022/1510\r
640 PCI: 00:18.7 cmd <- 00\r
641 PCI: 01:00.0 cmd <- 03\r
642 done.\r
643 BS: BS_DEV_ENABLE times (us): entry 0 run 14990 exit 0\r
644 Initializing devices...\r
645 Root Device init\r
646 Root Device init 2 usecs\r
647 CPU_CLUSTER: 0 init\r
648 start_eip=0x00001000, code_size=0x00000031\r
649 Initializing CPU #0\r
650 CPU: vendor AMD device 500f20\r
651 CPU: family 14, model 02, stepping 00\r
652 Model 14 Init.\r
653 \r
654 MTRR check\r
655 Fixed MTRRs   : Enabled\r
656 Variable MTRRs: Enabled\r
657 \r
658 Enabling cache\r
659 Setting up local apic... apic_id: 0x00 done.\r
660 model_14_init done.\r
661 CPU #0 initialized\r
662 CPU1: stack_base 00294000, stack_end 00294ff8\r
663 Asserting INIT.\r
664 Waiting for send to finish...\r
665 +Deasserting INIT.\r
666 Waiting for send to finish...\r
667 +#startup loops: 2.\r
668 Sending STARTUP #1 to 1.\r
669 After apic_write.\r
670 Startup point 1.\r
671 Waiting for send to finish...\r
672 +Sending STARTUP #2 to 1.\r
673 After apic_write.\r
674 Startup point 1.\r
675 Waiting for send to finish...\r
676 +After Startup.\r
677 Initializing CPU #1\r
678 Waiting for 1 CPUS to stop\r
679 CPU: vendor AMD device 500f20\r
680 CPU: family 14, model 02, stepping 00\r
681 Model 14 Init.\r
682 \r
683 MTRR check\r
684 Fixed MTRRs   : Enabled\r
685 Variable MTRRs: Enabled\r
686 \r
687 Enabling cache\r
688 Setting up local apic... apic_id: 0x01 done.\r
689 model_14_init done.\r
690 CPU #1 initialized\r
691 All AP CPUs stopped (181 loops)\r
692 CPU1: stack: 00294000 - 00295000, lowest used address 00294db0, stack used: 592 bytes\r
693 CPU_CLUSTER: 0 init 14474 usecs\r
694 PCI: 00:00.0 init\r
695 Northbridge init\r
696 PCI: 00:00.0 init 4 usecs\r
697 PCI: 00:01.0 init\r
698 PCI: 00:01.0 init 3 usecs\r
699 PCI: 00:11.0 init\r
700 PCI: 00:11.0 init 2 usecs\r
701 PCI: 00:14.0 init\r
702 PCI: 00:14.0 init 2 usecs\r
703 PCI: 00:14.3 init\r
704 SB800 - Late.c - lpc_init - Start.\r
705 RTC Init\r
706 SB800 - Late.c - lpc_init - End.\r
707 PCI: 00:14.3 init 94 usecs\r
708 PCI: 00:14.4 init\r
709 PCI: 00:14.4 init 4 usecs\r
710 PCI: 00:18.0 init\r
711 PCI: 00:18.0 init 2 usecs\r
712 PCI: 00:18.1 init\r
713 PCI: 00:18.1 init 2 usecs\r
714 PCI: 00:18.2 init\r
715 PCI: 00:18.2 init 2 usecs\r
716 PCI: 00:18.3 init\r
717 PCI: 00:18.3 init 2 usecs\r
718 PCI: 00:18.4 init\r
719 PCI: 00:18.4 init 3 usecs\r
720 PCI: 00:18.5 init\r
721 PCI: 00:18.5 init 2 usecs\r
722 PCI: 00:18.6 init\r
723 PCI: 00:18.6 init 2 usecs\r
724 PCI: 00:18.7 init\r
725 PCI: 00:18.7 init 2 usecs\r
726 PCI: 01:00.0 init\r
727 PCI: 01:00.0 init 2 usecs\r
728 Devices initialized\r
729 Show all devs...After init.\r
730 Root Device: enabled 1\r
731 CPU_CLUSTER: 0: enabled 1\r
732 APIC: 00: enabled 1\r
733 DOMAIN: 0000: enabled 1\r
734 PCI: 00:00.0: enabled 1\r
735 PCI: 00:01.0: enabled 1\r
736 PCI: 00:04.0: enabled 0\r
737 PCI: 00:05.0: enabled 1\r
738 PCI: 00:06.0: enabled 0\r
739 PCI: 00:07.0: enabled 0\r
740 PCI: 00:08.0: enabled 0\r
741 PCI: 00:11.0: enabled 1\r
742 PCI: 00:12.0: enabled 1\r
743 PCI: 00:12.1: enabled 0\r
744 PCI: 00:12.2: enabled 1\r
745 PCI: 00:13.0: enabled 1\r
746 PCI: 00:13.1: enabled 0\r
747 PCI: 00:13.2: enabled 1\r
748 PCI: 00:14.0: enabled 1\r
749 PCI: 00:14.1: enabled 0\r
750 PCI: 00:14.2: enabled 1\r
751 PCI: 00:14.3: enabled 1\r
752 PCI: 00:14.4: enabled 1\r
753 PCI: 00:14.5: enabled 0\r
754 PCI: 00:15.0: enabled 1\r
755 PCI: 00:16.0: enabled 0\r
756 PCI: 00:16.2: enabled 0\r
757 PCI: 00:18.0: enabled 1\r
758 PCI: 00:18.1: enabled 1\r
759 PCI: 00:18.2: enabled 1\r
760 PCI: 00:18.3: enabled 1\r
761 PCI: 00:18.4: enabled 1\r
762 PCI: 00:18.5: enabled 1\r
763 PCI: 00:18.6: enabled 1\r
764 PCI: 00:18.7: enabled 1\r
765 APIC: 01: enabled 1\r
766 PCI: 01:00.0: enabled 1\r
767 BS: BS_DEV_INIT times (us): entry 0 run 16153 exit 0\r
768 CBMEM region 2e150000-2effffff (cbmem_check_toc)\r
769 CBMEM region 2e150000-2effffff (cbmem_initialize_empty)\r
770 Adding CBMEM entry as no. 1\r
771 Moving GDT to 2e150200...ok\r
772 Adding CBMEM entry as no. 2\r
773 Finalize devices...\r
774 Devices finalized\r
775 Adding CBMEM entry as no. 3\r
776 BS: BS_POST_DEVICE times (us): entry 85 run 12 exit 0\r
777 BS: BS_OS_RESUME_CHECK times (us): entry 0 run 1 exit 0\r
778 BiosAllocateBuffer BiosHeapBaseAddr: 10000\r
779 agesawrapper_amdinitlate: AmdLateParamsPtr = 220B2\r
780 BiosAllocateBuffer BiosHeapBaseAddr: 10000\r
781 BiosAllocateBuffer BiosHeapBaseAddr: 10000\r
782 BiosAllocateBuffer BiosHeapBaseAddr: 10000\r
783 In agesawrapper_amdinitlate, AGESA generated ACPI tables:\r
784    DmiTable:00000000\r
785    AcpiPstate: 00022165\r
786    AcpiSrat:00000000\r
787    AcpiSlit:00000000\r
788    Mce:0002254f\r
789    Cmc:000225f5\r
790    Alib:00022693\r
791 BiosAllocateBuffer BiosHeapBaseAddr: 10000\r
792 BiosAllocateBuffer BiosHeapBaseAddr: 10000\r
793 BiosAllocateBuffer BiosHeapBaseAddr: 10000\r
794 BiosAllocateBuffer BiosHeapBaseAddr: 10000\r
795 BiosAllocateBuffer BiosHeapBaseAddr: 10000\r
796 BiosAllocateBuffer BiosHeapBaseAddr: 10000\r
797 BiosAllocateBuffer BiosHeapBaseAddr: 10000\r
798 SF: Detected W25Q16 with page size 1000, total 200000\r
799 SF: Successfully erased 4096 bytes @ 0xffff7000\r
800 SF: Detected W25Q16 with page size 1000, total 200000\r
801 SF: Successfully erased 24576 bytes @ 0xffff0000\r
802 SF: Detected W25Q16 with page size 1000, total 200000\r
803 SF: Successfully erased 4096 bytes @ 0xffff6000\r
804 Writing IRQ routing tables to 0xf0000...write_pirq_routing_table done.\r
805 Adding CBMEM entry as no. 4\r
806 Writing IRQ routing tables to 0x2e160600...write_pirq_routing_table done.\r
807 PIRQ table: 48 bytes.\r
808 Wrote the mp table end at: 000f0410 - 000f051c\r
809 Adding CBMEM entry as no. 5\r
810 Wrote the mp table end at: 2e161610 - 2e16171c\r
811 MP table: 284 bytes.\r
812 Adding CBMEM entry as no. 6\r
813 ACPI: Writing ACPI tables at 2e162600...\r
814 ACPI:  * DSDT at 2e1626c8\r
815 ACPI:  * DSDT @ 2e1626c8 Length 24ff\r
816 ACPI:  * FACS at 2e164bc8\r
817 ACPI:  * FADT at 2e164c08\r
818 ACPI_BLK_BASE: 0x0800\r
819 ACPI: added table 1/32, length now 40\r
820 ACPI:  * HPET at 2e164d00\r
821 ACPI: added table 2/32, length now 44\r
822 ACPI:  * MADT at 2e164d38\r
823 ACPI: added table 3/32, length now 48\r
824 ACPI: added table 4/32, length now 52\r
825 ACPI:  * SRAT at 2e164f30\r
826   AGESA SRAT table NULL. Skipping.\r
827 ACPI:  * SLIT at 2e164f30\r
828   AGESA SLIT table NULL. Skipping.\r
829 ACPI:  * AGESA ALIB SSDT at 2e164f30\r
830 ACPI: added table 5/32, length now 56\r
831 ACPI:  * AGESA SSDT Pstate at 2e1665c0\r
832 ACPI: added table 6/32, length now 60\r
833 ACPI:  * coreboot TOM SSDT2 at 2e1668d0\r
834 ACPI: added table 7/32, length now 64\r
835 ACPI: done.\r
836 ACPI tables: 17173 bytes.\r
837 Adding CBMEM entry as no. 7\r
838 smbios_write_tables: 2e16da00\r
839 Root Device (GizmoSphere Gizmo)\r
840 CPU_CLUSTER: 0 (AMD Family 14h Root Complex)\r
841 APIC: 00 (AMD CPU Family 14h)\r
842 DOMAIN: 0000 (AMD Family 14h Root Complex)\r
843 PCI: 00:00.0 (AMD Family 14h Northbridge)\r
844 PCI: 00:01.0 (AMD Family 14h Northbridge)\r
845 PCI: 00:04.0 (AMD Family 14h Northbridge)\r
846 PCI: 00:05.0 (AMD Family 14h Northbridge)\r
847 PCI: 00:06.0 (AMD Family 14h Northbridge)\r
848 PCI: 00:07.0 (AMD Family 14h Northbridge)\r
849 PCI: 00:08.0 (AMD Family 14h Northbridge)\r
850 PCI: 00:11.0 (ATI SB800)\r
851 PCI: 00:12.0 (ATI SB800)\r
852 PCI: 00:12.1 (ATI SB800)\r
853 PCI: 00:12.2 (ATI SB800)\r
854 PCI: 00:13.0 (ATI SB800)\r
855 PCI: 00:13.1 (ATI SB800)\r
856 PCI: 00:13.2 (ATI SB800)\r
857 PCI: 00:14.0 (ATI SB800)\r
858 PCI: 00:14.1 (ATI SB800)\r
859 PCI: 00:14.2 (ATI SB800)\r
860 PCI: 00:14.3 (ATI SB800)\r
861 PCI: 00:14.4 (ATI SB800)\r
862 PCI: 00:14.5 (ATI SB800)\r
863 PCI: 00:15.0 (ATI SB800)\r
864 PCI: 00:16.0 (ATI SB800)\r
865 PCI: 00:16.2 (ATI SB800)\r
866 PCI: 00:18.0 (AMD Family 14h Northbridge)\r
867 PCI: 00:18.1 (AMD Family 14h Northbridge)\r
868 PCI: 00:18.2 (AMD Family 14h Northbridge)\r
869 PCI: 00:18.3 (AMD Family 14h Northbridge)\r
870 PCI: 00:18.4 (AMD Family 14h Northbridge)\r
871 PCI: 00:18.5 (AMD Family 14h Northbridge)\r
872 PCI: 00:18.6 (AMD Family 14h Northbridge)\r
873 PCI: 00:18.7 (AMD Family 14h Northbridge)\r
874 APIC: 01 (unknown)\r
875 PCI: 01:00.0 (unknown)\r
876 SMBIOS tables: 326 bytes.\r
877 Adding CBMEM entry as no. 8\r
878 Adding CBMEM entry as no. 9\r
879 Adding CBMEM entry as no. 10\r
880 Writing table forward entry at 0x00000500\r
881 Wrote coreboot table at: 00000500, 0x10 bytes, checksum dee0\r
882 Table forward entry ends at 0x00000528.\r
883 ... aligned to 0x00001000\r
884 Writing coreboot table at 0x2efdf200\r
885 rom_table_end = 0x2efdf200\r
886 ... aligned to 0x2efe0000\r
887  0. 0000000000000000-0000000000000fff: CONFIGURATION TABLES\r
888  1. 0000000000001000-000000000009ffff: RAM\r
889  2. 00000000000c0000-000000002e14ffff: RAM\r
890  3. 000000002e150000-000000002effffff: CONFIGURATION TABLES\r
891  4. 000000002f000000-000000003effffff: RESERVED\r
892  5. 00000000f8000000-00000000f8ffffff: RESERVED\r
893 Wrote coreboot table at: 2efdf200, 0x15c bytes, checksum b934\r
894 coreboot table: 372 bytes.\r
895 FREE SPACE  0. 2efe7200 00018e00\r
896 GDT         1. 2e150200 00000200\r
897 CONSOLE     2. 2e150400 00010000\r
898 TIME STAMP  3. 2e160400 00000200\r
899 IRQ TABLE   4. 2e160600 00001000\r
900 SMP TABLE   5. 2e161600 00001000\r
901 ACPI        6. 2e162600 0000b400\r
902 SMBIOS      7. 2e16da00 00000800\r
903 ACPI RESUME 8. 2e16e200 00e00000\r
904 ACPISCRATCH 9. 2ef6e200 00071000\r
905 COREBOOT   10. 2efdf200 00008000\r
906 BS: BS_WRITE_TABLES times (us): entry 0 run 4751719 exit 0\r
907 CBFS: located payload @ ffe91e38, 40707 bytes.\r
908 Loading segment from rom address 0xffe91e38\r
909   code (compression=1)\r
910   New segment dstaddr 0xed470 memsize 0x12b90 srcaddr 0xffe91e70 filesize 0x9ecb\r
911   (cleaned up) New segment addr 0xed470 size 0x12b90 offset 0xffe91e70 filesize 0x9ecb\r
912 Loading segment from rom address 0xffe91e54\r
913   Entry Point 0x000fd7af\r
914 Bounce Buffer at 2dea3000, 2801760 bytes\r
915 Loading Segment: addr: 0x00000000000ed470 memsz: 0x0000000000012b90 filesz: 0x0000000000009ecb\r
916 lb: [0x0000000000200000, 0x0000000000356030)\r
917 Post relocation: addr: 0x00000000000ed470 memsz: 0x0000000000012b90 filesz: 0x0000000000009ecb\r
918 using LZMA\r
919 [ 0x000ed470, 00100000, 0x00100000) <- ffe91e70\r
920 dest 000ed470, end 00100000, bouncebuffer 2dea3000\r
921 Loaded segments\r
922 BS: BS_PAYLOAD_LOAD times (us): entry 0 run 25739 exit 0\r
923 Jumping to boot code at 000fd7af\r
924 CPU0: stack: 00295000 - 00296000, lowest used address 00295740, stack used: 2240 bytes\r
925 entry    = 0x000fd7af\r
926 lb_start = 0x00200000\r
927 lb_size  = 0x00156030\r
928 buffer   = 0x2dea3000\r
929 ----- [ SeaBIOS rel-1.7.4-0-g96917a8-20140103_035032-obelix ] -----
930 Found coreboot cbmem console @ 2e150400
931 Found mainboard GizmoSphere Gizmo
932 Relocating init from 0x000ee231 to 0x2e139440 (size 27379)
933 Found CBFS header at 0xfffffba0
934 CPU Mhz=1001
935 Found 22 PCI devices (max PCI bus is 03)
936 Copying PIR from 0x2e160600 to 0x000f4d00
937 Copying MPTABLE from 0x2e161600/2e161610 to 0x000f4be0
938 Copying ACPI RSDP from 0x2e162600 to 0x000f4bc0
939 Copying SMBIOS entry point from 0x2e16da00 to 0x000f4ba0
940 Using pmtimer, ioport 0x808
941 Scan for VGA option rom
942 Running option rom at c000:0003
943 Changing serial settings was ff/ff now 3/0
944 Turning on vga text mode console
945 SeaBIOS (version rel-1.7.4-0-g96917a8-20140103_035032-obelix)
946 EHCI init on dev 00:12.2 (regs=0xf0246420)
947 EHCI init on dev 00:13.2 (regs=0xf0246520)
948 Found 0 serial ports
949 AHCI controller at 11.0, iobase f0246000, irq 0
950 Searching bootorder for: /pci@i0cf8/usb@12,2/storage@4/*@0/*@0,0
951 Searching bootorder for: /pci@i0cf8/usb@12,2/usb-*@4
952 USB MSC vendor='SanDisk' product='U3 Cruzer Micro' rev='3.21' type=0 removable=1
953 USB MSC blksize=512 sectors=2006673
954 All threads complete.
955 Scan for option roms
956
957 Press F12 for boot menu.
958
959 Searching bootorder for: HALT
960 drive 0x000f4b50: PCHS=0/0/0 translation=lba LCHS=995/32/63 s=2006673
961 Space available for UMB: ce800-ee800, f0000-f4b50
962 Returned 57344 bytes of ZoneHigh
963 e820 map has 6 items:
964   0: 0000000000000000 - 000000000009fc00 = 1 RAM
965   1: 000000000009fc00 - 00000000000a0000 = 2 RESERVED
966   2: 00000000000f0000 - 0000000000100000 = 2 RESERVED
967   3: 0000000000100000 - 000000002e14e000 = 1 RAM
968   4: 000000002e14e000 - 000000003f000000 = 2 RESERVED
969   5: 00000000f8000000 - 00000000f9000000 = 2 RESERVED
970 Changing serial settings was ff/ff now 3/0
971 enter handle_19:
972   NULL
973 Booting from Hard Disk...
974 Booting from 0000:7c00
975